半导体存储装置及其操作方法制造方法及图纸

提供了一种半导体存储装置及其操作方法，该半导体存储装置包括各自具有n个程序状态中的一个作为目标程序状态的多个存储单元，该操作方法包括：将具有第一组程序状态作为目标程序状态的第一组存储单元设置为程序允许模式；将具有第二组程序状态作为目标程序状态的第二组存储单元设置为程序禁止模式；按照程序状态的级别的升序对n个程序状态中的第i执行程序操作和程序验证操作；以及在对第i程序状态的程序验证操作成功后，将具有第i程序状态的第一组存储单元中的一个或更多个存储单元从程序允许模式改变为程序禁止模式，且将具有第(i+k)程序状态的第二组存储单元中的一个或更多个存储单元从程序禁止模式改变为程序允许模式。

Semiconductor memory device and operation method thereof

To provide a semiconductor memory device and method of operating the semiconductor memory device each having a n program in the state as a target storage unit of the state of the program, including the method of operation: the storage unit has a first set of program state of the first group as the target of the state of the program is set to allow mode will have; second groups of program state as a second set of storage unit target program state is set to prohibit program mode; executing the program operation and program verification operation on the i n program in the state of the state of the program in accordance with the ascending level; and in the I program the program verify operation after the success of one or more storage units the first set of storage units will have the I program in the state allows the procedure to change the mode from the program and will have the forbidden mode (i+k) program. One or more memory units of the second groups of memory cells in the state are changed from program forbidden mode to program permission mode.

【技术实现步骤摘要】
半导体存储装置及其操作方法
本公开的一方面涉及一种电子设备，且更具体地，涉及一种半导体存储装置及其操作方法。
技术介绍
半导体存储装置是通过使用半导体(例如，硅(Si)、锗(Ge)、砷化镓(GaAs)、磷化铟(InP)等)来实现的存储装置。在半导体存储装置中包括易失性存储装置和非易失性存储装置。易失性存储装置是一种当供电受阻时消除存储的数据的存储装置。静态RAM(SRAM)、动态RAM(DRAM)和同步DRAM(SDRAM)被包括在易失性存储装置中。非易失性存储装置是一种当供电受阻时保持所存储的数据的存储装置。只读存储器(ROM)、可编程ROM(PROM)、电可编程ROM(EPROM)、电可擦除且可编程ROM(EEPROM)、闪存、相变RAM(PRAM)、磁性RAM(MRAM)、电阻式RAM(RRAM)和铁电RAM(FRAM)被包括在非易失性存储装置中。闪存宽泛地分类为NOR类型和NAND类型。
技术实现思路
本专利技术的实施方式提供了一种表现出改进的可靠性的半导体存储装置及其操作方法。根据本公开的一方面，提供了一种半导体存储装置的操作方法，该半导体存储装置包括多个存储单元，所述多个存储单元各自具有n个程序状态中的一个作为目标程序状态，所述操作方法包括以下步骤：将第一组存储单元设置为程序允许模式，所述第一组存储单元具有第一组程序状态作为所述目标程序状态；将第二组存储单元设置为程序禁止模式，所述第二组存储单元具有第二组程序状态作为所述目标程序状态；按照所述程序状态的级别的升序对n个程序状态中的第i程序状态执行程序操作和程序验证操作；以及在对所述第i程序状态执行的所述程序验证操作成功后，将具有所述第i程序状态的所述第一组存储单元中的一个或更多个存储单元从所述程序允许模式改变为所述程序禁止模式，并且将具有第(i+k)程序状态的所述第二组存储单元中的一个或更多个存储单元从所述程序禁止模式改变为所述程序允许模式。根据本公开的一方面，提供了一种半导体存储装置的操作方法，该半导体存储装置包括多个存储单元，所述多个存储单元各自具有n个程序状态中的一个作为目标程序状态，所述操作方法包括以下步骤：根据第一程序模式设置、第二程序模式设置以及第三程序模式设置中的一个来执行对所述存储单元的程序操作，直至满足第一条件；根据第一程序模式设置、第二程序模式设置以及第三程序模式设置中的另一个来执行对所述存储单元的程序操作，直至满足第二条件；以及根据第一程序模式设置、第二程序模式设置以及第三程序模式设置中的剩余一个来执行对所述存储单元的程序操作。根据本公开的一方面，提供了一种半导体存储装置，该半导体存储装置包括：多个存储单元，所述多个存储单元各自具有n个程序状态中的一个作为目标程序状态；以及外围电路，所述外围电路被配置为执行以下操作：将第一组存储单元设置为程序允许模式，所述第一组存储单元具有第一组程序状态作为所述目标程序状态；将第二组存储单元设置为程序禁止模式，所述第二组存储单元具有第二组程序状态作为所述目标程序状态；按照所述程序状态的级别的升序对n个程序状态中的第i执行程序操作和程序验证操作；以及在对第i程序状态的所述程序验证操作成功后，将具有所述第i程序状态的所述第一组存储单元中的一个或更多个存储单元从所述程序允许模式改变为所述程序禁止模式，并且将具有第(i+k)程序状态的所述第二组存储单元中的一个或更多个存储单元从所述程序禁止模式改变为所述程序允许模式。根据本公开的一方面，提供了一种半导体存储装置，该半导体存储装置包括：多个存储单元，所述多个存储单元各自具有n个程序状态中的一个作为目标程序状态；以及外围电路，所述外围电路被配置为执行以下操作：根据第一程序模式设置、第二程序模式设置以及第三程序模式设置中的一个对所述存储单元执行程序操作，直至满足第一条件；根据第一程序模式设置、第二程序模式设置以及第三程序模式设置中的另一个对所述存储单元执行所述程序操作，直至满足第二条件；以及根据第一程序模式设置、第二程序模式设置以及第三程序模式设置中的剩余一个对所述存储单元执行所述程序操作。附图说明图1是例示存储系统的配置的框图。图2是例示图1的半导体存储装置的结构的框图。图3是例示图2的存储单元阵列的结构的示图。图4是例示在程序操作期间施加至字线的电压及其通过干扰的示图。图5是例示在程序操作期间与选择的字线相邻并且具有擦除状态的存储单元的阈值电压的改变的曲线图。图6是例示在程序操作期间针对存储单元的目标程序状态施加至位线的电压的示图。图7是例示根据本公开的实施方式的半导体存储装置的操作方法的流程图。图8是例示根据本公开的另一实施方式的半导体存储装置的操作方法的流程图。图9是例示根据本公开的另一实施方式的半导体存储装置的操作方法的流程图。图10是例示当半导体存储装置根据图7的实施方式来操作时施加至位线的电压的示图。图11是例示当半导体存储装置根据图8的实施方式来操作时施加至位线的电压的示图。图12是例示当半导体存储装置根据图9的实施方式来操作时施加至位线的电压的示图。图13是例示图1的存储系统的应用示例的框图。图14是例示图12的存储系统的应用示例的框图。图15是例示包括参照图13描述的存储系统的计算系统的框图。具体实施方式在以下详细描述中，针对结构和功能性描述仅示出了本专利技术的特定示例性实施方式。然而，本专利技术的范围不限于本说明书的详细描述，而是由所附权利要求书来限定，但是本领域技术人员将理解，在不脱离如权利要求书中所阐述的本专利技术的精神和范围的情况下，可以进行形式和细节上的各种变更。提供实施方式以用于向本专利技术所属的领域中的技术人员充分公开本专利技术。术语“第一”、“第二”等可以被用于将类似的元件彼此区分，然而，要注意的是，这些术语并不旨在以任何方式来限制这些元件。例如，第一元件可以等同地被称为第二元件，并且第二元件可以被称为第一元件。另外，单数术语也包括复数，除非另外明确声明。在以下详细描述中，通过例示的方式仅简单地示出和描述了本专利技术的特定示例性实施方式。本领域技术人员会认识到，在不脱离本专利技术的精神和范围的情况下，全部可以以各种不同的方式来修改所述实施方式。因此，附图和描述将被认为本质上是例示性的而非限制性的。另外，将理解的是，当元件或层被称为“在”另一元件或层“上”、“耦接至”或“联接至”另一元件或层时，它可以直接在另一元件或层上、直接耦接或联接至另一元件或层，或者可以存在介于中间的元件或层。相比之下，当元件被称为“直接在”另一元件或层“上”、“直接耦接至”或“直接联接至”另一元件或层时，不存在介于中间的元件或层。遍及全文类似的编号指代类似的元件。如本文中所使用，术语“和/或”包括一个或更多个相关联列出的项的任何和全部组合。本文中所使用的术语仅用于描述特定实施方式的目的，且并不旨在限制本公开。还将理解的是，术语“包括”、“包含”、“含有”和“具有”在本说明书中被使用时，指定存在所述特征、整数、操作、元件和/或部件，但是并不排除存在或增加一个或更多个其他特征、整数、操作、元件、部件和/或它们的组。除非另外限定，否则本文中使用的所有术语(包括技术和科学术语)具有与本专利技术所属的领域中的普通技术人员通常所理解的相同的含义。还将理解的是，诸如本文档来自技高网...

【技术保护点】
一种半导体存储装置的操作方法，该半导体存储装置包括多个存储单元，所述多个存储单元各自具有n个程序状态中的一个作为目标程序状态，所述操作方法包括以下步骤：将第一组存储单元设置为程序允许模式，所述第一组存储单元将第一组程序状态作为所述目标程序状态；将第二组存储单元设置为程序禁止模式，所述第二组存储单元将第二组程序状态作为所述目标程序状态；按照所述程序状态的级别的升序对n个程序状态中的第i程序状态执行程序操作和程序验证操作；以及在对所述第i程序状态执行的所述程序验证操作成功后，将具有所述第i程序状态的所述第一组存储单元中的一个或更多个存储单元从所述程序允许模式改变为所述程序禁止模式，并且将具有第(i+k)程序状态的所述第二组存储单元中的一个或更多个存储单元从所述程序禁止模式改变为所述程序允许模式。

【技术特征摘要】
2015.11.23 KR 10-2015-01638351.一种半导体存储装置的操作方法，该半导体存储装置包括多个存储单元，所述多个存储单元各自具有n个程序状态中的一个作为目标程序状态，所述操作方法包括以下步骤：将第一组存储单元设置为程序允许模式，所述第一组存储单元将第一组程序状态作为所述目标程序状态；将第二组存储单元设置为程序禁止模式，所述第二组存储单元将第二组程序状态作为所述目标程序状态；按照所述程序状态的级别的升序对n个程序状态中的第i程序状态执行程序操作和程序验证操作；以及在对所述第i程序状态执行的所述程序验证操作成功后，将具有所述第i程序状态的所述第一组存储单元中的一个或更多个存储单元从所述程序允许模式改变为所述程序禁止模式，并且将具有第(i+k)程序状态的所述第二组存储单元中的一个或更多个存储单元从所述程序禁止模式改变为所述程序允许模式。2.根据权利要求1所述的操作方法，其中，执行所述程序操作的步骤包括：向所述第一组存储单元提供程序允许电压；以及向所述第二组存储单元提供程序禁止电压。3.根据权利要求1所述的操作方法，其中，所述改变的步骤包括：当具有所述第i程序状态的所述存储单元的阈值电压达到所述第i程序状态时，确定对所述第i程序状态的所述程序验证操作成功。4.一种半导体存储装置的操作方法，该半导体存储装置包括多个存储单元，所述多个存储单元各自具有n个程序状态中的一个作为目标程序状态，所述操作方法包括以下步骤：根据第一程序模式设置、第二程序模式设置以及第三程序模式设置中的一个来执行对所述存储单元的程序操作，直至满足第一条件；根据第一程序模式设置、第二程序模式设置以及第三程序模式设置中的另一个来执行对所述存储单元的程序操作，直至满足第二条件；以及根据第一程序模式设置、第二程序模式设置以及第三程序模式设置中的剩余一个来执行对所述存储单元的程序操作。5.根据权利要求4所述的操作方法，其中，执行所述程序操作的步骤包括：向程序允许模式的所述存储单元提供程序允许电压；以及向程序禁止模式的所述存储单元提供程序禁止电压。6.根据权利要求4所述的操作方法，其中，所述第一条件是对第p程序状态的程序验证操作成功，并且其中，所述第二条件是对第q程序状态的程序验证操作成功。7.根据权利要求4所述的操作方法，其中，所述第一条件是施加的程序脉冲的数量达到第一基准数量，并且其中，所述第二条件是施加的程序脉冲的数量达到第二基准数量。8.根据权利要求4所述的操作方法，其中，所述第一程序模式设置将具有第一程序状态至第三程序状态的目标程序状态的所述存储单元限定为程序允许模式，并且将具有第四程序状态至第七程序状态的目标程序状态的所述存储单元限定为程序禁止模式。9.根据权利要求4所述的操作方法，其中，所述第二程序模式设置将具有第一程序状态、第二程序状态、第六程序状态和第七程序状态的目标程序状态的所述存储单元限定为程序禁止模式，并且将具有第三程序状态至第五程序状态的目标程序状态的所述存储单元限定为程序允许模式。10.根据权利要求4所述的操作方法，其中，所述第三程序模式设置将具有第一程序状态至第四程序状态的目标程序状态的所述存储单元限定为程序禁止模式，并且将具有第五程序状态至第七程序状态的目标程序状态的所述存储单...

【专利技术属性】
技术研发人员：吴垓橓，
申请(专利权)人：爱思开海力士有限公司，
类型：发明
国别省市：韩国,KR