一种封装装配件及其形成方法、合并封装装配件的系统技术方案

本公开内容的实施方式涉及封装装配件以及用于形成封装装配件的方法和合并封装装配件的系统。封装装配件可以包括衬底，该衬底包括诸如BBUL等的多个构建层。在各种实施方式中，电气布线构件可以被放置在衬底的外表面上。在各种实施方式中，主逻辑管芯和第二管芯或电容器可以被嵌入在所述多个构建层中。在各种实施方式中，电气路径可以被定义在所述多个构建层中，以便在第二管芯或电容器和电气布线构件之间传送电能或接地信号，这旁路了主逻辑管芯。

Packaging assembly, method of forming the same, and system for merging packages

Embodiments of the present disclosure relate to encapsulated assemblies and methods for forming encapsulated assemblies and systems incorporating packages. The package assembly may include a substrate comprising a plurality of construction layers such as BBUL. In various embodiments, the electrical wiring component may be placed on the outer surface of the substrate. In various embodiments, the master logic tube and the second tube core or capacitor may be embedded in the plurality of construction layers. In various embodiments, the electrical path can be defined in the construction layer, in order to pipe electricity or grounding signal transmission between the core or the capacitor and the electrical wiring components in second, which bypass the main logic chip.

【技术实现步骤摘要】
一种封装装配件及其形成方法、合并封装装配件的系统
本公开内容的实施方式通常涉及集成电路的领域，且尤其涉及用于带有嵌入在多个构建层中的逻辑管芯和其他组件的封装装配件的技术和配置。
技术介绍
新兴的封装装配件可以包括以各种堆叠式和/或嵌入式配置的多个管芯。封装装配件可以继续缩减为更小的尺度，以便为各种应用提供更小的形状尺寸，这些例如包括诸如电话或平板等的移动计算设备。随着管芯和封装装配件缩减到更小的尺度，通过用于多个管芯中的每一个的封装装配件的电信号传送对当前的封装装配件配置来说构成了挑战。例如，现有技术可以利用严格的设计规则，这些设计规则推动了诸如迹线宽度/间距等的互连结构的管脚间距的限制，或者可以利用可能危及多个管芯中的一个或多个的可靠性的传送技术。附图说明结合附图，借助于下列具体实施方式将容易理解各实施方式。为了促进这一描述，类似的参考数字指定类似的结构元素。附图的各图中，作为示例而非限制阐释了各实施方式。图1阐释根据各种实施方式的包括嵌入在多个构建层中的主逻辑管芯和次级管芯的示例封装装配件的剖面侧视图。图2阐释根据各种实施方式的包括嵌入在多个构建层中的主逻辑管芯和电容器的示例封装装配件的剖面侧视图。图3阐释根据各种实施方式的包括并排嵌入在多个构建层中的主逻辑管芯和电容器的示例封装装配件的剖面侧视图。图4示意性阐释根据一些实施方式用于制造封装装配件的方法的流程图。图5-图15示意性阐释根据各种实施方式的封装装配件制造的各个阶段。图16示意性阐释根据本专利技术的一种实现的计算设备。具体实施方式在下列描述中，将使用本领域中的技术人员通常用来向本领域中的其他技术人员传播他们的工作要点的术语来描述说明性实现的各方面。然而，本领域中的技术人员将明显看出，可以借助于所描述的各方面种的仅一些来实践本专利技术。出于解释的目的，陈述了特定的数字、材料和配置，以便提供对说明性实现的透彻理解。然而，本领域中的技术人员将明显看出，不需要特定细节就可以实践本专利技术。在其他实例中，忽略或简化了公知的特征，以便不模糊说明性实现。在下列具体实施方式中，对附图进行引用，附图形成下列具体实施方式的部分，其中，类似的数字始终指定类似的部分，且其中作为阐释示出可以在其中实践的本公开内容的主题的实施方式。应理解，在不偏离本公开内容的范围的前提下，可以利用其他实施方式，且可以做出结构或逻辑改变。因此，不应以限制意义来理解下列具体实施方式，且各实施方式的范围由所附权利要求和它们的等效物界定。出于本公开内容的目的，短语“A和/或B”意味着（A）、（B）或（A和B）。出于本公开内容的目的，短语“A、B和/或C”意味着（A）、（B）、（C）、（A和B）、（A和C）、（B和C）或（A、B和C）。本描述可以使用基于透视的描述，例如顶部/底部、内部/外部、上面/下面等等。这样的描述仅仅用来促进讨论，且不预期把在此描述的实施方式的应用限定为任何具体的定向。本描述可以使用短语“在一个实施方式中”或“在多个实施方式中”，两者均可以是指相同的或不同的实施方式中的一个或多个。此外，在相对于本公开内容的实施方式使用时，术语“包含”、“包括”、“具有”等等是同义的。在此可以使用术语“与……耦合”以及其衍生物。“耦合”可以意指以下中的一个或多个。“耦合”可以意指两个或更多个元素处于直接物理接触或电接触。然而，“耦合”也可以意指两个或更多个元素相互间接地接触，但仍然相互协作或交互，且可以意指在被称为相互耦合的元素之间耦合或连接的一个或多个其他元素。术语“直接耦合”可以意指两个或元素处于直接接触。在各种实施方式中，短语“被形成、被沉积或以另外方式被放置在第二特征上的第一特征”可以意指第一特征被形成、被沉积或被放置在第二特征上，且第一特征的至少一部分与第二特征的至少一部分直接接触（例如，直接物理接触和/或电接触）或非直接接触（例如，在第一特征和第二特征之间具有一个或多个其他特征）。图1示意性地阐释包括嵌入在衬底106中的主逻辑管芯102和第二管芯104的示例封装装配件100的剖面侧视图。在各种实施方式中，衬底106可以包括其他组件被嵌入在其中的多个构建层108。在一些实施方式中，多个构建层可以包括多个“无焊点”构建层（“BBUL”）。在此所使用的“无焊点构建层”可以是指不需要使用焊料或可以被认为是“焊点”的其他附着装置的衬底的多层和嵌入在其中的组件。在各种实施方式中，主逻辑管芯102可以是带有晶体管和其他组件的处理器核心，晶体管和其他组件可以一起形成封装装配件100被安装在其中的计算设备的“大脑”的全部或部分。在各种实施方式中，第二管芯104可以是被配置为补充主逻辑管芯的处理能力的次级逻辑管芯（例如，另一处理器核心）。在各种其他实施方式中，第二管芯104可以是任何类型的管芯，该管芯可以被包括在封装装配件100上，以便简化封装装配件100被安装在其中的系统/平台，例如存储器管芯或电源管理管芯。电气布线构件110可以被放置在衬底106的表面上。在各种实施方式中，电气布线构件110可以包括可以把去往/来自主逻辑管芯102和/或第二管芯104的电信号传送到图1中未叙述的其他组件（例如封装装配件100被附加到其中的印刷电路板（“PCB”））的球栅阵列（“BGA”）或其他电组件。主逻辑管芯102可以包括第一“有效”表面112和第二反面114。主逻辑管芯102也可以包括一个或多个通孔，诸如例如在第一表面112和第二表面114之间的穿硅通孔（“TSV”）116。尽管图1中示出了两个TSV116，但这不意味着限制，且可以包括更多或更少的TSV116。尽管图中的通孔被示出为具有均匀的直边，但通孔也可以具有其他形状。例如，由激光器钻成的通孔可以倾向于具有锥形形状，例如，一个端部比相对的端部更大。在各种实施方式中，可以在多个构建层108中形成从第二管芯104的有效表面120到主逻辑管芯102的TSV116的电气路径118。在各种实施方式中，电气路径118可以在主逻辑管芯102和第二管芯104之间传送输入/输出（“I/O”）信号。诸如电能和/或接地信号等的去往或来自第二管芯104的其他电信号可以通过第二电气路径122被直接传送到电气布线构件110。在各种实施方式中，第二电气路径122可以包括一个或多个通孔124，这些通孔把被放置在多个构建层108的各层之间的一个或多个导电层126互连起来。在各种实施方式中，第二电气路径122可以不穿过主逻辑管芯102，这可以允许减少主逻辑管芯102的设计限制。例如，主逻辑管芯102可以要求较少的TSV116。这可以为其他技术构件节省主逻辑管芯102上的空间、增加主逻辑管芯102的可靠性和/或允许主逻辑管芯102更小。更小的主逻辑管芯102可以允许也把其他组件做成更小，从而减少了封装装配件100的总体尺寸。尺寸减小的封装装配件100又可以允许创建更小的计算设备，例如智能电话和平板计算机。在各种实施方式中，在多个构建层108中可以把主逻辑管芯102嵌入在第二管芯104和电气布线构件110之间。在一些这样的实施方式中，第二电气路径122可以包括在所述多个构建层108中的两个之间的至少一个导电层126，以便把在第二管芯104和电气布线构件110之间经过的电能或接地信号传本文档来自技高网...

【技术保护点】
一种封装装配件，包括：包括多个构建层的衬底；被放置在所述衬底的外表面的电气布线构件；被嵌入在所述多个构建层中的主逻辑管芯；被嵌入在所述多个构建层中的第二管芯或电容器；以及被定义在所述多个构建层中以便在所述第二管芯或电容器和所述电气布线构件之间传送电能或接地信号的电能或接地电气路径，所述电气路径旁路所述主逻辑管芯，其中所述电能或接地电气路径包括在所述多个构建层中的两个之间的导电层，以便把在所述第二管芯或电容器和所述电气布线构件之间经过的所述电能或接地信号传送离开所述主逻辑管芯。

【技术特征摘要】
2012.11.21 US 13/684,1101.一种封装装配件，包括：包括多个构建层的衬底；被放置在所述衬底的外表面的电气布线构件；被嵌入在所述多个构建层中的主逻辑管芯；被嵌入在所述多个构建层中的第二管芯或电容器；以及被定义在所述多个构建层中以便在所述第二管芯或电容器和所述电气布线构件之间传送电能或接地信号的电能或接地电气路径，所述电气路径旁路所述主逻辑管芯，其中所述电能或接地电气路径包括在所述多个构建层中的两个之间的导电层，以便把在所述第二管芯或电容器和所述电气布线构件之间经过的所述电能或接地信号传送离开所述主逻辑管芯。2.如权利要求1所述的封装装配件，其特征在于，所述第二管芯或电容器包括次级逻辑管芯或存储器管芯。3.如权利要求2所述的封装装配件，其特征在于，所述主逻辑管芯包括在所述主逻辑管芯的第一表面和所述主逻辑管芯的与所述第一表面相反的第二表面之间的一个或多个通孔。4.如权利要求3所述的封装装配件，其特征在于，所述电气路径是第一电气路径，所述封装装配件进一步包括第二电气路径，在所述多个构建层中定义从所述次级逻辑管芯或存储器管芯的有效表面到所述一个或多个通孔的所述第二电气路径，以便在所述主逻辑管芯和所述次级逻辑管芯或存储器管芯之间传送输入/输出(“I/O”)信号。5.如权利要求1-4中任何一项中所述的封装装配件，其特征在于，所述第二管芯或电容器包括电源管理管芯。6.如权利要求1-4中任何一项中所述的封装装配件，其特征在于，所述主逻辑管芯和所述第二管芯或电容器大致共面。7.如权利要求1-4中任何一项中所述的封装装配件，其特征在于，所述主逻辑管芯被嵌入在所述第二管芯或电容器和所述电气布线构件之间的所述多个构建层中。8.如权利要求7所述的封装装配件，其特征在于，所述导电层是第一导电层，且所述电气路径包括在所述多个构建层中的两个之间的第二导电层，其中，所述第二导电层平行于所述第一导电层，且比所述第一导电层更靠近所述电气布线构件。9.如权利要求1-4中任何一项中所述的封装装配件，其特征在于，第一管芯和所述第二管芯或电容器完全地嵌入在所述多个构建层内。10.如权利要求1-4中任何一项中所述的封装装配件，其特征在于，所述衬底的所述外表面是第一外表面，第一管芯完全地嵌入在所述多个构建层内，且所述第二管芯的表面与所述衬底的和所述第一外表面相对的第二外表面齐平。11.如权利要求1-4中任何一项中所述的封装装配件，其特征在于，所述电气布线构件包括焊料互连结构。12.一种形成封装装配件的方法，包括：形成包括多个构建层的衬底；在所述衬底的外表面上形成电气布线构件；在所述多个构建层中嵌入主逻辑管芯；在所述多个构建层中嵌入第二管芯或电容器；在所述多个构建层中形成电能或接地电气路径，以便在所述第二管芯或电容器和所述电气布线构件之间传送电能或接地信号，所述电气路径旁路所述主逻辑管芯；以及在所述多个构...

【专利技术属性】
技术研发人员：D·V·库尔卡尼，R·K·莫腾森，J·S·古扎克，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：美国,US