芯片封装结构和方法技术

本申请实施例公开了一种芯片封装结构和方法，能够减小封装结构厚度，提高管脚密度，增加互连通道数量，增大顶层芯片的带宽。该芯片封装结构包括：重布线层RDL；目标芯片，包括有源面和背面，该目标芯片的有源面与该RDL的第一表面连接；基板，该基板的第一表面与该目标芯片的背面相对；互连通道，位于该目标芯片的四周，该互连通道的一端与该RDL的第一表面相连，该互连通道的另一端与该基板的第一表面相连。

【技术实现步骤摘要】

本申请涉及芯片封装领域，并且更具体地，涉及芯片封装结构和方法。
技术介绍
随着便携式电子产品的飞速增长，电子器件中安装在印刷电路板(PrintedCircuitBroad，简称“PCB”)上的半导体封装也逐渐变小变薄。因此，封装在产业链中的地位也变得更加重要。目前，已知一种封装结构，采用堆叠封装(PackageonPackage，简称“POP”)技术，将芯片封装于上、下两层基板之间。具体地，下层基板可用于承载目标芯片，上层基板可用于承载顶层芯片，通过上、下两层基板的支撑作用，可以实现多层芯片封装结构在垂直方向的堆叠，从而实现三维封装。其中，上层基板可以为转接板(interposer)基板，下层基板可以为普通有机基板，芯片与基板之间可以填充模塑料(MoldingCompound，简称“MC”)，MC中具有垂直互连系统(VerticalInterconnectsSystem，简称“VIS”)，以实现上、下层基板之间的电气互连。然而，通过两层基板封装芯片使得整个封装结构(包括：上层基板、MC、目标芯片和下层基板)的厚度较大(例如，约为490微米(μm))，并不能满足当前技术中半导体封装变小变薄的需求，同时也不利于芯片的散热。因此，需要提供一种技术，能够减小封装结构的厚度。
技术实现思路
本申请提供了一种芯片封装结构和方法，以通过重布线层(RedistributionLayer，简称“RDL”)代替下层基板，达到减小封装结构厚度、提高管脚密度的效果，同时提高互连通道密度，提高顶层芯片带宽。第一方面，提供了一种芯片封装结构，包括：重布线层RDL；目标芯片，包括有源面和背面，所述目标芯片的有源面与所述RDL的第一表面连接；基板，所述基板的第一表面与所述目标芯片的背面相对；互连通道，位于所述目标芯片的四周，所述互连通道的一端与所述RDL的第一表面相连，所述互连通道的另一端与所述基板的第一表面相连。因此，本申请实施例的芯片封装结构，通过RDL代替下层基板，与现有技术相比，减小了基板加工工艺对封装结构的限制。具体地，一方面，基板的加工工艺(即，基板级工艺)一方面使得基板的尺寸(例如，厚度)较大，整个芯片封装结构的厚度受限于基板加工厚度，使得该芯片封装结构不适用于对厚度要求较高的产品，而本申请实施例中通过采用圆片级工艺制备RDL，可以很好地控制RDL厚度，从而达到减小整体厚度的效果，使得该芯片封装结构能够更多地应用于对厚度要求较高的终端设备。同时，基板的加工工艺也使得用于连接芯片管脚的间距较大，即，管脚密度较小，若要增加管脚，就需要增大目标芯片的面积(或者说，封装面积)，而本申请实施例中通过采用圆片级工艺制备RDL，其管脚间距离可以做的更小，从而增加了管脚密度。另一方面，现有技术中的互连通道采用热压焊球，热压焊球在通过高温压缩高度的同时，焊球横向发生了膨胀，限制了VIS通道的最小间距，从而使得VIS的通道数量受限，从而限制了顶层芯片的带宽，而本申请实施例中，通过使用铜柱、研磨焊球等代替热压焊球，避免了对互连通道的最小间距的限制，从而可以增加互连通道的密度，进而提高顶层芯片的带宽。再一方面，在该芯片封装结构中，仍然保留有上层基板，可以很好地将该芯片封装结构的翘曲程度控制在可接受的范围内。结合第一方面，在第一方面的第一种可能的实现方式中，所述互连通道包括预植于所述基板的第一表面的第一铜柱。结合第一方面，在第一方面的第二种可能的实现方式中，所述互连通道包括研磨焊球和第一连接件，所述研磨焊球的一端与所述RDL连接，所述研磨焊球的另一端通过所述第一连接件与所述基板的第一表面连接，所述研磨焊球包括钎料球，所述第一连接件包括以下任意一种：第二铜柱、预涂锡膏或焊球。结合第一方面，在第一方面的第三种可能的实现方式中，所述互连通道包括第一铜柱和第一连接件，所述第一铜柱的一端与所述RDL连接，所述第一铜柱的另一端通过所述第一连接件与所述基板的第一表面连接，所述第一连接件包括预涂锡膏或焊球。因此，通过使用以上列举的垂直互连通道代替热压焊球来实现电气互连，可以进一步减小厚度。结合第一方面或其上述可能的实现方式，在第一方面的第四种可能的实现方式中，所述RDL包括金属布线，所述目标芯片的有源面包括焊盘，所述焊盘与露出于所述RDL的第一表面的金属布线连接。可选地，所述芯片封装结构还包括第二连接件，所述第二连接件的一端与所述焊盘连接，所述第二连接件的另一端与露出于所述RDL的第一表面的金属布线连接。因此，通过第二连接件与RDL的第一表面连接，可以减小研磨造成的应力损伤。结合第一方面或其上述可能的实现方式，在第一方面的第五种可能的实现方式中，所述芯片封装结构还包括模塑料MC，所述MC填充于所述RDL与所述基板之间，并从所述目标芯片的四周包围所述目标芯片，所述互连通道沿第一方向贯穿于所述MC，所述第一方向与所述RDL的第一表面基本垂直；其中，所述MC为可研磨材料。即，该MC具有可被研磨的特性，通过研磨可以减薄MC的厚度，从而进一步减小该芯片封装结构的整体厚度。这里，所述第一方向与所述RDL的第一表面基本垂直，可以理解为所述第一方向与所述RDL的第一表面的夹角为近似90度。也就是说，第一方向与RDL的第一表面的夹角在制备过程中可能存在一定的误差范围，但这是可以忽略的，或者说，是允许的。应理解，这里示出的互连通道沿第一方向贯穿MC的情况仅为一种可能的实现方式，而不应对本申请构成任何限定。在实际的制备过程中，第一方向与RDL的夹角可以为近似90度，也可以具有一定的倾角(例如，小于90度)，只要保证互连通道能够贯穿MC的第一表面和第二表面，均应落入本申请的保护范围内。结合第一方面或其上述可能的实现方式，在第一方面的第六种可能的实现方式中，所述基板的第一表面与所述目标芯片的背面之间涂覆有粘附材料，所述粘附材料包括以下至少一种：热压非导电胶、热压非导电膜、芯片粘接薄膜或银胶。粘附材料可以涂覆于目标芯片的背面与基板的第一表面之间，也可以同时涂覆于目标芯片的边缘处、MC的第一表面和基板的第一表面之间，以将互连通道包裹住，从而达到保护目标芯片背面，提高互连通道的可靠性的效果。第二方面，提供了一种三维芯片封装结构，包括第一方面或第一方面的任意一种可能的实现方式中的芯片封装结构。因此，本申请实施例的三维芯片封装结构，通过使用本申请实施例的芯片封装结构，可以在总体上减小三维芯片封装结构的整体厚度。需要说明的是，本申请实施例的三维芯片封装结构，并不限于使用本申请实施例的芯片封装结构，本申请实施例的芯片封装结构也可以与其他形式的芯片封装结构共同用于堆叠三维芯片封装结构。第三方面，提供了一种芯片封装方法，包括：在基板的第一表面上连接互连通道，所述互连通道的一端与所述基板的第一表面相连；在所述基板的第一表面上连接目标芯片，所述目标芯片的背面与所述基板的第一表面相对；制备重布线层RDL，所述RDL与所述互连通道的另一端相连，所述RDL的第一表面与所述目标芯片的有源面连接。因此，本申请实施例的芯片封装结构，通过RDL代替下层基板，减小了基板工艺对封装结构的限制，一方面，可以减小整体厚度，使得该芯片封装结构能够更多地应用于对厚度要求较高的终端设备；同时可以增加管脚密度；另一方面，在封本文档来自技高网...

【技术保护点】
一种芯片封装结构，其特征在于，包括：重布线层RDL；目标芯片，包括有源面和背面，所述目标芯片的有源面与所述RDL的第一表面连接；基板，所述基板的第一表面与所述目标芯片的背面相对；互连通道，位于所述目标芯片的四周，所述互连通道的一端与所述RDL的第一表面相连，所述互连通道的另一端与所述基板的第一表面相连。

【技术特征摘要】
1.一种芯片封装结构，其特征在于，包括：重布线层RDL；目标芯片，包括有源面和背面，所述目标芯片的有源面与所述RDL的第一表面连接；基板，所述基板的第一表面与所述目标芯片的背面相对；互连通道，位于所述目标芯片的四周，所述互连通道的一端与所述RDL的第一表面相连，所述互连通道的另一端与所述基板的第一表面相连。2.根据权利要求1所述的芯片封装结构，其特征在于，所述互连通道包括第一铜柱。3.根据权利要求1所述的芯片封装结构，其特征在于，所述互连通道包括研磨焊球和第一连接件，所述研磨焊球的一端与所述RDL连接，所述研磨焊球的另一端通过所述第一连接件与所述基板的第一表面连接，所述研磨焊球包括钎料球，所述第一连接件包括以下任意一种：第二铜柱、预涂锡膏或焊球。4.根据权利要求1所述的芯片封装结构，其特征在于，所述互连通道包括第一铜柱和第一连接件，所述第一铜柱的一端与所述RDL连接，所述第一铜柱的另一端通过所述第一连接件与所述基板的第一表面连接，所述第一连接件包括预涂锡膏或焊球。5.根据权利要求1至4中任一项所述的芯片封装结构，其特征在于，所述RDL包括金属布线，所述目标芯片的有源面包括焊盘，所述焊盘与露出于所述RDL的第一表面的金属布线连接。6.根据权利要求5所述的芯片封装结构，其特征在于，所述芯片封装结构还包括第二连接件，所述第二连接件的一端与所述焊盘连接，所述第二连接件的另一端与露出于所述RDL的第一表面的金属布线连接。7.根据权利要求1至6中任一项所述的芯片封装结构，其特征在于，所述芯片封装结构还包括模塑料MC，所述MC填充于所述RDL与所述基板之间，并从所述目标芯片的四周包围所述目标芯片，所述互连通道沿第一方向贯穿于所述MC，所述第一方向与所述RDL的第一表面基本垂直；其中，所述MC为可研磨材料。8.根据权利要求1至7中任一项所述的芯片封装结构，其特征在于，所述基板的第一表面与所述目标芯片的背面之间涂覆有粘附材料，所述粘附材料包括以下至少一种：热压非导电胶、热压非导电膜、芯片粘接薄膜或银胶。9.一种三维芯片封装结构，其特征在于，包括至少一层如权利要求1至8中任一项所述的芯片封装结构。10.一种芯片封装方法，其特征在于，包括：在基板的第一表面上连接互连通道，所述互连通道的一端与所述基板的第一表面相连；在所述基板的第一表面上连接目标芯片，所述目标芯片的背面与所述基板的第一表面相对；制备重布线层RDL，所述RDL与所述互连通道的另一端相连，所述RDL的第一表面与所述目标芯片的有源面连接。11.根据权利要求10所述的芯片封装方法，其特征在于，所述互连通道包括第一铜柱，以及，所述在基板的第一表面上连接互连通道，包括：在所述基板的第一表面电镀所述第一铜柱。12.根据权利要求10或11所述的芯片封装方法，其特征在于，在所述制备RDL之前，所述芯片封装方法还包括：在所述基板的第一表面上填充模塑料MC，以使所述MC从所述目标芯片的四周包围所述目标芯片，其中，所述目标芯片的有源面包括焊盘，所述焊盘预先连接第二连接件的一端，所述第二连接件的另一端露出于所述MC的第一表面，所述互连通道沿第一方向贯穿于所述MC，所述第一方向与所述RDL的第一表面基本垂直。13.根据权利要求12所述的芯片封装方法，其特征在于，所述芯片封装方法还包括：根据所述芯片封装结构的预设厚度，研磨所述MC的第一表面。14.根据权利要求10至13中任一项所述的芯片封装方法，其特征在于，所述RDL包括金属布线，所述目标芯片的有源面包括焊盘，所述焊盘预先连接第二连接件的一端，所述芯片封装方法还包括：将所述第二连接件的另一端与露出于所述RDL的第一表面的金属布线连接，以使所述金属布线与所述目标芯片的有源面连接。15.一种芯片封装方法，其特征在于，包括：制备重布线层RDL；在所述RDL的第一表面连接互连通道，所述互连通道的一端与所述RDL的第一表面相连；在所述RDL的第一表面上连接目标芯片，所述目标芯片的有源面与所述RDL的第一表面连接；在所述目标芯片的背面放置基板，所述基板的第一表面与所述互连通道的另一端相连。...

【专利技术属性】
技术研发人员：符会利，李珩，张晓东，
申请(专利权)人：华为技术有限公司，
类型：发明
国别省市：广东;44