系统封装模块的制造方法及其封装结构技术方案

本发明专利技术公开了一种系统封装模块的封装结构，包括有一基板、至少一零件、多个接地锡块、一包覆层、及一金属遮蔽层。该基板形成有多个条状的导电垫于邻近上表面的边缘。该至少一零件设置于该基板上。该多个接地锡块形成于该些导电垫上，其中该包覆层覆盖该基板、该零件及该接地锡块，其中每一该接地锡块局部外露于该包覆层的侧面。该金属遮蔽层覆盖该包覆层的外表面。本发明专利技术也提供系统封装模块的制造方法。

【技术实现步骤摘要】

本专利技术涉及集成电路板
，尤其涉及一种系统封装模块的制造方法及其封装结构，特别是指一种在系统封装模块的基板上以接地的导电垫(ground pads)配合锡膏代替接地过孔(ground via)的制造方法及其结构。
技术介绍
随着便携式消费性电子产品市场快速成长，如何加速改善便携式产品在轻薄短小、低耗电方面的性能，成为系统厂商面临的重要课题。具备微型体积、低耗电特点的系统封装模块(SiP Module, System in Package ；或称ModuleIC)被视为是最适合应用在便携式产品上的解决方案。系统封装模块将一些组件，包括IC或被动组件等利用特殊材料的基板及构装技术封装在一个模块内。系统封装模块已应用于无线通信模块，包括WLAN、Bluetooth、GPS、WiMAX和 DVB-H/T-DMB等，都可以通过系统封装模块导入便携设备中。现有的系统封装模块除了在基板钻设电路孔以供零件设置之用，另外还沿着系统封装模块的边缘钻设接地类型的过孔(VIA)，接地过孔的作用是给信号提供一个最短的回流路径。然而上述接地过孔使得基板的良品率降低，另一方面通常是以激光钻孔的方式而造成额外的成本。再者，接地过孔是以中心填孔的金属导电，其导电面积小，因而导电性不是很理想。因此，本专利技术人有感上述缺陷，潜心研究并配合技术原理的运用，提出一种设计合理且有效改善上述问题的技术构思。
技术实现思路
本专利技术要解决的技术问题是为了克服现有技术中的上述缺陷，提供一种系统封装模块的制造方法，其中以接地的导电垫(ground pads)配合锡膏代替接地过孔，以改善其导电性，提升基板的良品率。本专利技术是通过下述技术方案来解决上述技术问题的一种系统封装模块的制造方法，包括下列步骤提供一基板，并设定多条切割线于该基板上，该多条切割线将该基板分成多个单元模块区，其中每一个单元模块区设置有至少一零件；沿着该切割线形成多个条状的导电垫于该基板的上表面，该导电垫电性连接至接地电位，该多个导电垫延伸一预定的宽度至每一该单元模块区内部；涂布锡膏于该多个导电垫上；固化该锡膏以形成接地锡块；形成一包覆层以覆盖该基板、该零件及该接地锡块；沿着该切割线以区分出该多个单元模块区；及形成一金属遮蔽层于每一分开的该单元模块区的该包覆层的外表面。尤佳地，该基板为一多层叠合(multi-stack)的电路板，该基板的上表面镀一金属层而形成该导电垫，并且该零件通过表面黏着设置于该基板上。尤佳地，以钢板印刷的方式以涂布锡膏于该多个导电垫上，并且加热该锡膏以形成接地锡块的步骤与设置该零件于该基板上的步骤同时进行。尤佳地，该导电垫延伸至每一该单元模块区内部的宽度为4密耳(mil)。尤佳地，该多个导电垫局部覆盖该切割线。此外，根据本专利技术上述的制造方法，本专利技术还提供一种系统封装模块的封装结构， 包括有一基板、至少一零件、多个接地锡块、一包覆层、及一金属遮蔽层。该基板形成有多个条状的导电垫于邻近上表面的边缘。该至少一零件设置于该基板上。该多个接地锡块形成于该些导电垫上，其中该包覆层覆盖该基板、该零件及该接地锡块，其中该接地锡块外露于该包覆层的侧面。该金属遮蔽层覆盖该包覆层的外表面。尤佳地，上述基板保留一预定的宽度供该导电垫设置于其上，该预定的宽度为4 密耳。尤佳地，该导电垫的形状为连续或片段状的条状。尤佳地，该基板为一多层叠合的电路板。本专利技术至少具有以下有益效果一、通过接地的导电垫及接地锡块可将静电导出。二、金属遮蔽层可以避免电磁干扰，并且提供隔离电磁波的功能。三、节省钻孔(接地过孔)成本，也提高基板的良品率。与现有的接地过孔结构相比，本专利技术中的导电垫的导电性提升，因此进一步改善了系统封装模块的涂布时间，达到省时、省材料的经济性。为了能更进一步了解本专利技术为达成上述技术目的所采取的技术、方法及功效，请参阅以下有关本专利技术的详细说明、图纸，相信本专利技术的目的、特征与特点，当可由此得以深入且具体的了解，然而所附图纸与附件仅提供参考与说明用，并非用来对本专利技术加以限制。附图说明图1为本专利技术的制造方法中形成导电垫及线路的示意图；图2为本专利技术的制造方法中涂布锡膏及摆置零件的示意图；图3为本专利技术的制造方法中铸模的示意图；图4为本专利技术的制造方法中切割步骤后的示意图；图5为本专利技术的制造方法完成一系统封装模块的剖视图；图6为本专利技术的制造方法完成一系统封装模块的剖视图；图7为本专利技术中布设导电垫的第一实施例的立体图；图8为本专利技术中布设导电垫的第二实施例的立体图；及图9为本专利技术中布设导电垫的第三实施例的立体图。主要组件符号说明基板10切割线C1、C2、C3接地锡块Si、S2、S3、S4、S5、S6、Sll、S21、S22、S23、S30、S51、S61、S62、S63单元模块区 D1、D2包覆层30金属遮蔽层 40封装结构 100具体实施例方式请参考图1至图5，为本专利技术的系统封装模块的制造方法的步骤示意图。本专利技术的系统封装模块的制造方法，包括下列步骤首先，提供一基板10。该基板10为一多层叠合(multi-stack)的电路板。该基板10可以是BT(Bismaleimide Triazine Resin)树脂基板(内嵌玻纤布)、环氧玻璃纤维板(FR4、FR5)、或 LTCC 基板(Low Temperature Co_f iredCeramic，低温共烧陶瓷基板)等材质所构成。例如，利用低温共烧的陶瓷基板(LTCC)整合IC与被动组件，以多层堆栈的方式成为一个模块。该基板10设有多条切割线C1、C2、C3。该切割线的数目视基板的大小而定。图1 中，由侧视观之，该切割线Cl、C2、C3将该基板10分成二个单元模块区Dl、D2。该基板10的上表面沿着该切割线C1、C2、C3形成多个条状的导电垫101、103、105。 该些导电垫的形状可以是连续或者是片段状的条状，后续将举例说明。该导电垫101、103、105电性连接至接地电位，亦即导接于该基板10的接地电路。 该多个导电垫101、103、105延伸一预定的宽度至每一该单元模块区D1、D2内部。举例来说， 该导电垫101、103、105延伸至每一该单元模块区Dl、D2内部的宽度可以为4密耳(mil)， 亦即每一导电垫的宽度为8密耳(mil)。在该基板10的外框部份，该导电垫101、105也由该切割线C1、C3向外延伸。上述导电垫101、103、105较佳的形成方式，可以是在该基板10 的上表面镀一金属层而形成，例如镀金。如图2所示，每一个单元模块区Dl、D2各形成多个线路102、104以供设置至少一电子零件，如集成电路芯片或被动组件等。上述提到导电垫由镀金属层的顺序，可以在制作该基板10的线路102、104时，一同完成。如图2所示，该单元模块区Dl、D2各设置有一零件21、22，例如IC及被动组件。该零件21、22可以是以表面黏着技术设置于该基板10上。 然而各零件设于基板10的方式并不限于上述表面黏着技术。接着，涂布锡膏于该多个导电垫101、103、105上，并固化该锡膏使之硬化后以形成接地锡块(以标号S1、S3、S5表示)。因为该导电垫101、103、105电性连接至接地电位， 该些接地锡块S1、S3、S5也电性连接至接地电位。关于上述涂布锡膏于导电垫本文档来自技高网...

【技术保护点】

【技术特征摘要】

【专利技术属性】
技术研发人员：林建成，陈宥心，
申请(专利权)人：环旭电子股份有限公司，
类型：发明
国别省市：