半导体器件及其制造方法技术

本发明专利技术的实施例提供一种半导体器件，包括：半导体管芯，半导体管芯具有设置在半导体管芯的周边中的防护环。半导体器件还包括位于防护环上方的导电焊盘。半导体器件还具有部分地覆盖导电焊盘的钝化件和位于钝化件上方的钝化后互连件(PPI)，并且钝化件包括凹槽以暴露导电焊盘的一部分。在半导体器件中，导体从凹槽向上延伸并且连接至PPI的一部分。本发明专利技术的实施例还提供了半导体器件及其制造方法。

Semiconductor device and manufacturing method thereof

Embodiments of the present invention provide a semiconductor device comprising a semiconductor die core having a guard ring disposed in the periphery of the semiconductor tube core. The semiconductor device also includes a conductive pad located above the protective ring. The semiconductor device also has a passivation portion that partially covers the conductive pad and a passivated interconnect (PPI) above the passivation piece, and the passivation member includes a groove to expose a portion of the conductive pad. In a semiconductor device, the conductor extends upwardly from the groove and is connected to a portion of the PPI. Embodiments of the present invention also provide a semiconductor device and a method of manufacturing the same.

【技术实现步骤摘要】
半导体器件及其制造方法
本专利技术涉及半导体器件和制造半导体器件的方法。
技术介绍
涉及半导体器件的电子设备是我们日常生活中不可缺少的。随着电子技术的进步，电子设备变得更复杂并且包括用于执行期望的多功能的更多的集成电路。因此，电子设备的制造包括越来越多的装配和加工的步骤以及用于生产电子设备中的半导体器件的材料。因此，不断要求简化生产步骤、提高生产效率以及降低每一电子设备的相关的制造成本。在制造半导体器件的操作过程中，半导体器件装配有大量的集成组件，集成组件包括具有不同热性能的多种材料。于是，在半导体器件固化之后，集成组件具有不期望的配置。不期望的配置将会导致半导体器件的产量损失、组件之间的较差的接合能力、裂缝的发展、组件的分层等。此外，半导体器件的组件包括多种金属材料，该金属材料数量有限并且因此成本较高。组件的不期望的配置和半导体器件的产量损失将进一步加剧材料的浪费，并且因此制造成本增加。由于涉及具有不同材料的更多不同的组件和半导体器件的制造操作的复杂度增加，所以在改进半导体器件的结构和提高制造操作方面具有更多的挑战。从而，不断需要改进制造半导体器件的方法并且解决上述缺陷。
技术实现思路
本专利技术的实施例提供了一种半导体器件，包括：半导体管芯，所述半导体管芯包括设置在所述半导体管芯的周边中的防护环；导电焊盘，所述导电焊盘位于所述防护环上方；钝化件，所述钝化件部分地覆盖所述导电焊盘，并且所述钝化件包括凹槽以暴露所述导电焊盘的一部分；钝化后互连件(PPI)，所述钝化后互连件位于所述钝化件上方；以及导体，所述导体从所述凹槽向上延伸并且连接至所述钝化后互连件的一部分。本专利技术的实施例还提供了一种半导体器件，包括：半导体管芯，所述半导体管芯包括设置在所述半导体管芯的周边中的防护环；导电焊盘，所述导电焊盘位于所述防护环上方；钝化件，所述钝化件部分地覆盖所述导电焊盘，并且所述钝化件包括凹槽以暴露所述导电焊盘的一部分；钝化后互连件(PPI)，所述钝化后互连件位于所述钝化件上方；导体，所述导体从所述凹槽向上延伸并且连接至所述钝化后互连件的一部分；以及电磁干扰(EMI)屏蔽罩，所述电磁干扰屏蔽罩围绕所述半导体管芯并且通过所述钝化后互连件与所述导体电耦合。本专利技术的实施例还提供了一种半导体器件，包括：电磁干扰(EMI)屏蔽罩；以及模制半导体结构，所述模制半导体结构位于所述电磁干扰屏蔽罩中，其中，所述模制半导体结构包括：密封环，所述密封环邻近所述模制半导体结构的边缘并且电耦合至所述电磁干扰屏蔽罩；半导体管芯，所述半导体管芯通过导体电耦合至所述密封环，其中，所述半导体管芯包括防护环，所述防护环通过导电焊盘电耦合至所述导体。附图说明当结合附图进行阅读时，根据下面详细的描述可以最佳地理解本专利技术的实施例。应该注意，根据工业中的标准实践，各种部件没有被按比例绘制。实际上，为了清楚的讨论，各种部件的尺寸可以被任意增加或减少。图1是根据一些实施例的抗EMI半导体器件。图1A是根据一些实施例的图1中的半导体器件的一部分的放大的示图。图2是根据一些实施例的抗EMI半导体器件。图3A至图3P表示根据一些实施例的制造抗EMI半导体器件的方法的流程图。具体实施方式以下公开内容提供了许多不同实施例或实例，用于实现所提供主题的不同特征。以下将描述组件和布置的具体实例以简化本专利技术。当然，这些仅是实例并且不意欲限制本专利技术。例如，在以下描述中，在第二部件上方或上形成第一部件可以包括第一部件和第二部件直接接触的实施例，也可以包括形成在第一部件和第二部件之间的附加部件使得第一部件和第二部件不直接接触的实施例。另外，本专利技术可以在各个实例中重复参考标号和/或字符。这种重复是为了简化和清楚的目的，并且其本身并不表示所讨论的实施例和/或配置之间的关系。此外，为了便于描述，本文中可以使用诸如“在…下方”、“在…下面”、“下部”、“在…上面”、“上部”等的空间关系术语，以描述如图中所示的一个元件或部件与另一元件或部件的关系。除了图中所示的方位外，空间关系术语旨在包括器件在使用或操作过程中的不同方位。装置可以以其他方式定位(旋转90度或在其他方位)，并且在本文中使用的空间关系描述符可以同样地作相应地解释。在本专利技术中，提供了半导体器件以具有用于保护半导体组件免受外部EMI(电磁干扰)影响的屏蔽罩。通过利用多输入或多输出技术操作从晶圆级封装件制造半导体组件。屏蔽罩通过导电通孔、或钝化后互连件(PPI)电耦合至防护环(guardring)。此外，屏蔽罩还耦合至半导体器件的接地端子。在一些实施例中，屏蔽罩通过防护环接地。在图1中，示出了抗EMI半导体器件100。在一些实施例中，半导体器件100包括半导体管芯101。半导体管芯101包括半导体衬底102和位于半导体衬底102上方的互连件103。在一些实施例中，半导体衬底102包括诸如硅的半导体材料，并且制造该半导体衬底以在半导体管芯101内具有预定功能电路。通过诸如光刻、蚀刻、沉积、电镀等的各种操作制造半导体管芯101。在一些实施例中，通过机械或激光刀片从硅晶圆分割半导体管芯101。在一些实施例中，半导体管芯101是四边形、矩形或正方形形状。在一些实施例中，半导体管芯101包括导电防护环103a，该防护环邻近半导体管芯101的边缘。防护环103a可以环绕半导体管芯101的边缘。在一些实施例中，为了在装配期间和操作中保护电路元件免受机械损伤，防护环103a配置为围绕半导体管芯101的周边的保持壁(retainingwall)。周边定义为与半导体管芯101的类似侧壁101a的边缘邻近的区域。在一些实施例中，防护环103a保护管芯边缘101a免受水分和移动离子扩散进入管芯101。在一些实施例中，防护环103a可以进一步连接至器件100的接地端子。防护环103a是互连件103的一部分，并且相比于互连件103中的其它导电迹线或通孔，该防护环通常设置为邻近模塑料(molding)107。在一些实施例中，防护环103a不与互连件103中的任何输入或输出(I/O)电路连接。在一些实施例中，防护环103a是以每一层级的边缘都对准的方式堆叠的多层级导电结构。防护环103a延伸至互连件103的顶层级电介质1031并且从顶层级电介质1031暴露。在一些实施例中，顶层级电介质1031包括诸如氧化硅的氧化物或一些低k(介电常数)值电介质。在本专利技术中，低k值电介质代表具有3.3以下或更大的k值的电介质。在一些实施例中，该k值不大于2.8。顶层级电介质1031的一部分在半导体管芯101的钝化件104下方。钝化件104也是介电材料并且通常至少包括含氮层以保护衬底102和互连件103免受水分或化学制品进入半导体管芯101。在一些实施例中，钝化件104设置在顶层级电介质1031的顶面103b上方。钝化件104也可以与顶面103b接触。半导体管芯101也包括在顶面103b上面(或在顶层级电介质1031上方)的导电焊盘。每个导电焊盘的边缘都被钝化件104围绕。每个导电焊盘也都从钝化件104部分地暴露。在一些实施例中，导电焊盘的顶面103d的一部分从钝化件104暴露。导电焊盘中的一些配置为与半导体管芯101外部的导电迹线连接的端子。在一些实施例中，半导体管芯101至少包括连接至防本文档来自技高网...

【技术保护点】
一种半导体器件，包括：半导体管芯，所述半导体管芯包括设置在所述半导体管芯的周边中的防护环；导电焊盘，所述导电焊盘位于所述防护环上方；钝化件，所述钝化件部分地覆盖所述导电焊盘，并且所述钝化件包括凹槽以暴露所述导电焊盘的一部分；钝化后互连件(PPI)，所述钝化后互连件位于所述钝化件上方；以及导体，所述导体从所述凹槽向上延伸并且连接至所述钝化后互连件的一部分。

【技术特征摘要】
2015.10.30 US 14/928,6641.一种半导体器件，包括：半导体管芯，所述半导体管芯包括设置在所述半导体管芯的周边中的防护环；导电焊盘，所述导电焊盘位于所述防护环上方；钝化件，所述钝化件部分地覆盖所述导电焊盘，并且所述钝化件包括凹槽以暴露所述导电焊盘的一部分；钝化后互连件(PPI)，所述钝化后互连件位于所述钝化件上方；以及导体，所述导体从所述凹槽向上延伸并且连接至所述钝化后互连件的一部分。2.根据权利要求1所述的半导体器件，其中，所述周边邻近所述半导体管芯的边缘。3.根据权利要求2所述的半导体器件，还包括邻近所述半导体管芯的边缘的模塑料。4.根据权利要求1所述的半导体器件，其中，所述导体通过所述导电焊盘电耦合至所述防护环。5.根据权利要求1所述的半导体器件，其中，所述半导体管芯包括互连件，所述防护环设置在所述互连件中。6.根据权利要求1所述的半导体器件，还包括模塑料，所述模塑料围绕所述半导体管芯，其中，所述模塑料的表面与所述导体的表面共面。7.根据权利要求1所述的半导体器件，还包括另一半导体管芯，所述另一半导体管芯堆叠在所述半...

【专利技术属性】
技术研发人员：杨青峰，吕俊麟，吴凯强，陈颉彦，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾,71