半导体器件制造方法技术

一种半导体器件制造方法，包括：在衬底上形成多个鳍片和鳍片之间的STI，每个鳍片包括高迁移率材料；执行离子注入，在每个鳍片中形成防扩散层以防止高迁移率材料中的元素向衬底扩散。依照本发明专利技术的半导体器件制造方法，向高迁移率鳍片中注入离子形成防扩散层，防止沟道区中高迁移率元素浓度降低，以低成本提高了器件稳定性。

【技术实现步骤摘要】

本专利技术涉及一种半导体器件制造方法，特别是涉及一种具有小尺寸高迁移率沟道的FinFET制造方法。
技术介绍
为了继续推动摩尔定律前行，器件的驱动电流需要得到更大的提高且需要控制短沟道效应。集成了高迁移率沟道的体硅鳍片场效应晶体管(finfet)器件被认为最有潜力推动摩尔定律的发展的器件。高迁移率沟道finfet器件的制作方法通常为在硅衬底上生长高迁移率沟道材料。高迁移率的沟道通常由高迁移率材料构成，如锗，锗硅，III-V族材料，II-VI族材料等。以硅锗为例，在生长完成后再形成高迁移率材料构成的fin。一种集成方案为在常规方法形成硅fin以及STI后，外延一层锗硅作为高迁移率材料。但是高迁移率沟道器件通常面临一个问题。即在形成高迁移率材料构成的fin的后续的高温过程中高迁移率材料将会向衬底材料(通常为硅)中扩散。这将会使高迁移率材料构成的fin沟道区域内的高迁移率元素浓度降低，从而使沟道的迁移率比预先设计的沟道迁移率低，这将恶化器件的性能。SOI衬底的高迁移率沟道finfet可以避免这个问题，但是面临衬底成本较高，以及SOI衬底散热性较差的问题。
技术实现思路
由上所述，本专利技术的目的在于克服上述技术困难，提出一种能够简化工艺降低成本的小尺寸高迁移率沟道的FinFET制造方法。为此，本专利技术提供了一种半导体器件制造方法，包括：在衬底上形成多个鳍片和鳍片之间的STI，每个鳍片包括高迁移率材料；执行离子注入，在每个鳍片中形成防扩散层以防止高迁移率材料中的元素向衬底扩散。其中，在衬底上形成多个鳍片和鳍片之间的STI的步骤进一步包括：刻蚀衬底形成多个鳍片和鳍片之间的沟槽；在沟槽中形成STI；刻蚀去除每个鳍片的至少一部分，在STI中留下多个第二沟槽；在多个第二沟槽中外延生长高迁移率材料。其中，留下多个第二沟槽的步骤之后进一步包括，粗化每个第二沟槽的底部。其中，注入离子的原子序数小于高迁移率材料中不同于衬底的元素。其中，注入的离子选自C、N、O、F、S的任一种及其组合。其中，形成防扩散层之前或者之后进一步包括，执行第二离子注入，在每个鳍片中形成防穿通阻挡层。其中，防穿通阻挡层的掺杂元素根据器件不同类型选择三族或五族元素与衬底本身或者与其他族元素组成的单质或者化合物。其中，高迁移率材料选自II-VI族、III-V族或IV族的单质或者与本族或其他族形成的化合物。其中，形成防扩散层之后进一步包括，形成横跨在多个鳍片上的栅极堆叠，在栅极堆叠两侧的鳍片中形成源漏区。依照本专利技术的半导体器件制造方法，向高迁移率鳍片中注入离子形成防扩散层，防止沟道区中高迁移率元素浓度降低，以低成本提高了器件稳定性。附图说明以下参照附图来详细说明本专利技术的技术方案，其中：图1至图2为依照本专利技术的FinFET制造方法各步骤的剖视图；以及图3为依照本专利技术的FinFET器件制造方法的示意性流程图。具体实施方式以下参照附图并结合示意性的实施例来详细说明本专利技术技术方案的特征及其技术效果，公开了能够简化工艺降低成本的小尺寸高迁移率沟道的FinFET制造方法。需要指出的是，类似的附图标记表示类似的结构，本申请中所用的术语“第一”、“第二”、“上”、“下”等等可用于修饰各种器件结构或制造工序。这些修饰除非特别说明并非暗示所修饰器件结构或制造工序的空间、次序或层级关系。如图3以及图1所示，形成多个高迁移率鳍片。提供衬底1，其材质可以为单晶硅、SOI、单晶锗、GeOI、应变硅(StrainedSi)、锗硅(SiGe)，或是化合物半导体材料，例如氮化镓(GaN)、砷化镓(GaAs)、磷化铟(InP)、锑化铟(InSb)，以及碳基半导体例如石墨烯、SiC、碳纳管等等。在本专利技术一个优选实施例中，衬底1为单晶硅，以便于与CMOS工艺兼容并且降低制造成本。利用掩模图形(未示出，可为光刻胶的软掩模或者介质材料的硬掩模)刻蚀衬底1，形成了沿第一方向延伸的多个鳍片结构1F，以及相邻鳍片结构之间的沟槽(未标出)。刻蚀工艺优选各向异性的干法刻蚀，例如等离子干法刻蚀或RIE，刻蚀气体例如碳氟基气体(至少含有碳、氟原子，还可以还有氢、氮、氧等其他原子)、氯气、溴蒸汽、HCl、HBr等，还可以添加氧气、CO、臭氧等氧化剂以调节刻蚀速率。在鳍片结构1F之间的沟槽中填充绝缘材料形成浅沟槽隔离(STI)2，完全填充了鳍片1F之间的沟槽。例如通过热氧化、LPCVD、PECVD等工艺，在鳍片结构1F之间的沟槽中形成了绝缘材料的STI2。在本专利技术一个优选实施例中，STI2材质为氧化硅或氮化硅基材质，例如SiOx、SiNx、SiOxNy、SiOxCy、SiOxFy、SiOxHy、SiNxCy、SiNxFy(各个xy不必为整数)。露出STI2顶部之上的鳍片1F的部分1C将用作FinFET的源漏区和沟道区。在本专利技术另一个优选实施例中，STI2的材料为低k材料以降低器件的寄生电容，形成工艺为旋涂、喷涂、丝网印刷，其中低k材料包括但不限于有机低k材料(例如含芳基或者多元环的有机聚合物)、无机低k材料(例如无定形碳氮薄膜、多晶硼氮薄膜、氟硅玻璃、BSG、PSG、BPSG)、多孔低k材料(例如二硅三氧烷(SSQ)基多孔低k材料、多孔二氧化硅、多孔SiOCH、掺C二氧化硅、掺F多孔无定形碳、多孔金刚石、多孔有机聚合物)。在本专利技术又一优选实施例中，STI2的材料还包括负热膨胀介质材料或正热膨胀介质材料(优选地，在100K的温度下线性体积膨胀系数的绝对值大于10-4/K)的子层，以进一步增强沟道区应力，负热膨胀介质材料为包括选自Bi0.95La0.05NiO3、BiNiO3、ZrW2O8的任一种及其组合的钙钛矿型氧化物，正热膨胀介质材料为包括Ag3[Co(CN)6]的框架材料。之后，选择性刻蚀去除了鳍片1F的至少一部分(例如顶部)，在STI2中留下鳍片1F剩余部分(图1中所示下部)以及剩余部分上方的多个沟槽(未示出)。优选地，采用各向异性刻蚀方法，针对鳍片1F的材质进行刻蚀，例如采用TMAH、KOH针对Si材质。优选地，对鳍片1F剩余部分的顶部进行额外的微刻蚀或粗化工艺处理，使得顶部具有一定朝向、一定尺寸(宽度、间距)的凸起或凹陷(粗化结构)以提高后续外延生长的薄膜质量(例如0.5～1nm左右的凹凸结构将使得外延材料利用凹凸作为成核层而加速晶粒之间的融合)。接着，采用HDPCVD、MOCVD、MBE、ALD等工艺，在多个沟槽中外延生长高迁移率材料(材料的载流子迁移率大于衬底，例如大于衬底材料Si的载流子迁移率)形成沟道层1C，直至覆盖STI2顶部。沟道层1C的高迁移率材料选自II-VI族、III-V族或IV族的单质或者与本族或其他族形成的化合物，例如IV族单质、IV族化合物、III-V族化合物、II-VI族化合物，诸如SiGe、SiC、SiGeC、SiGeSn、SiGaN、SiGaP、SiGaAs、InSiN、InSiP、InSiAs、InSiSb、GaN、InSb、InP、InAs、GaAs、SiInGaAs任一种及其组合的高迁移率材料或它们的组分配比材料。在本专利技术一个优选实施例中，沟道层1C材料为SiGe。随后优选地，采用CMP平坦化高迁移率材料层直至露出STI2顶部。随后，回刻(本文档来自技高网...

【技术保护点】
一种半导体器件制造方法，包括：在衬底上形成多个鳍片和鳍片之间的STI，每个鳍片包括高迁移率材料；执行离子注入，在每个鳍片中形成防扩散层以防止高迁移率材料中的元素向衬底扩散。

【技术特征摘要】
1.一种半导体器件制造方法，包括：在衬底上形成多个鳍片和鳍片之间的STI，每个鳍片包括高迁移率材料；执行离子注入，在每个鳍片中形成防扩散层以防止高迁移率材料中的元素向衬底扩散。2.如权利要求1的方法，其中，在衬底上形成多个鳍片和鳍片之间的STI的步骤进一步包括：刻蚀衬底形成多个鳍片和鳍片之间的沟槽；在沟槽中形成STI；刻蚀去除每个鳍片的至少一部分，在STI中留下多个第二沟槽；在多个第二沟槽中外延生长高迁移率材料。3.如权利要求1的方法，其中，留下多个第二沟槽的步骤之后进一步包括，粗化每个第二沟槽的底部。4.如权利要求1的方法，其中，注入离子的原子序数小于高迁移率材料中不同于衬...

【专利技术属性】
技术研发人员：秦长亮，殷华湘，赵超，
申请(专利权)人：中国科学院微电子研究所，
类型：发明
国别省市：北京;11