CMOS制作方法技术

一种CMOS制造方法，包括：刻蚀衬底形成沿第一方向延伸的第一鳍片和第二鳍片；在第一鳍片和第二鳍片上形成沿第二方向延伸的伪栅极堆叠；在第一和第二鳍片中伪栅极堆叠沿第一方向两侧形成源漏区；去除伪栅极堆叠，在第一区域和第二区域中留下分别暴露第一鳍片和第二鳍片的第一栅极开口和第二栅极开口；去除第一区域中第一鳍片的一部分，留下第一开口；在第一开口中外延生长第一沟道层；去除第二区域中第二鳍片的一部分，留下第二开口；在第二开口中外延生长第二沟道层；在第一和第二沟道层上形成沿第二方向延伸的栅极堆叠。依照本发明专利技术CMOS制作方法，分步选择性外延不同材料高迁移率沟道层，低成本高效率提高器件载流子迁移率和驱动能力。

【技术实现步骤摘要】

本专利技术涉及一种半导体器件制造方法，特别是涉及一种具有高迁移率沟道的FinFET型CMOS制作方法。
技术介绍
在当前的亚20nm技术中，三维多栅器件(FinFET或Tri--gate)是主要的器件结构，这种结构增强了栅极控制能力、抑制了漏电与短沟道效应。例如，双栅SOI结构的MOSFET与传统的单栅体Si或者SOIMOSFET相比，能够抑制短沟道效应(SCE)以及漏致感应势垒降低(DIBL)效应，具有更低的结电容，能够实现沟道轻掺杂，可以通过设置金属栅极的功函数来调节阈值电压，能够得到约2倍的驱动电流，降低了对于有效栅氧厚度(EOT)的要求。而三栅器件与双栅器件相比，栅极包围了沟道区顶面以及两个侧面，栅极控制能力更强。进一步地，全环绕纳米线多栅器件更具有优势。相比单栅器件，双栅器件有优势；相比双栅，三栅器件有优势；相比三栅，全环绕纳米线多栅器件有优势；但是纳米线多栅器件的制造工艺一般比较复杂，与主流FinFETal工艺不兼容。另一方面，环栅器件虽然有更好的栅控作用，能更有效的控制短沟道效应，在亚14纳米技术的缩减过程中更具优势，但是一个关键问题是由于微小的导电沟道，在等效硅平面面积内不能提供更多的驱动电流。为此，现有技术通常在三维FinFET中集成异质高迁移率沟道以有利于更小尺寸下提高器件与电路性能。常规方法是在衬底上外延或者选择外延Ge、SiGe、III--V族、II--VI族化合物等高迁移率材料。一种通常的工艺是在衬底上外延生长高迁移率材料之后刻蚀形成鳍片结构，然后在鳍片结构上形成栅极、鳍片结构中形成源漏区完成器件制造，这种工艺往往只能一次性在晶片衬底上沉积相同的高迁移率材料、也即生长为全局性的，不利于局域器件与电路中CMOS混合集成。此外，不同高迁移率材料的混合生长容易产生交叉干扰，影响沟道表面质量，降低了器件可靠性。
技术实现思路
由上所述，本专利技术的目的在于克服上述技术困难，提出一种高迁移率FET型CMOS制作方法，低成本高效率选择性地形成不同沟道材料的CMOS。为此，本专利技术提供了一种CMOS制造方法，包括步骤：刻蚀衬底形成沿第一方向延伸的第一鳍片和第二鳍片；在第一鳍片和第二鳍片上形成沿第二方向延伸的伪栅极堆叠；在第一和第二鳍片中伪栅极堆叠沿第一方向两侧形成源漏区；去除伪栅极堆叠，在第一区域和第二区域中留下分别暴露第一鳍片和第二鳍片的第一栅极开口和第二栅极开口；去除第一区域中第一鳍片的一部分，留下第一开口；在第一开口中外延生长第一沟道层；去除第二区域中第二鳍片的一部分，留下第二开口；在第二开口中外延生长第二沟道层；在第一和第二沟道层上形成沿第二方向延伸的栅极堆叠。其中，外延生长第一或第二沟道层之前进一步包括，分别外延生长第一或第二缓冲层；优选地，第一或第二缓冲层的晶格常数分别介于衬底与第一或第二沟道层之间。其中，第一沟道层和/或第二沟道层的载流子迁移率高于衬底；任选地，第一沟道层与第二沟道层材质不同；优选地，第一沟道层和/或第二沟道层的材质为Ge、SiGe、SiC、SiGeC、III--V族化合物半导体、II--VII族化合物半导体的任一种及其组合。其中，源漏区包括源漏延伸区、源漏重掺杂区、抬升源漏区的至少一个。其中，形成源漏区之后进一步包括，在衬底上形成层间介质层；任选地，去除伪栅极堆叠在层间介质层中留下栅极开口。其中，外延生长第一或第二沟道层之前进一步包括，在第二或第一区域中形成外延阻挡层。其中，外延阻挡层的材料为氧化硅、氮化硅、氮氧化硅、多晶硅、非晶硅、DLC、ta--C、光刻胶的任一种及其组合。其中，外延生长第一或第二沟道层之后进一步包括，选择性刻蚀去除外延阻挡层。其中，外延生长第二沟道层之后进一步包括，将第一和/或第二缓冲层完全或部分地转变为绝缘层。其中，第一、第二缓冲层的导电类型与源漏区相反。依照本专利技术的CMOS制作方法，分步选择性外延生长不同材料的高迁移率沟道层，低成本高效率地提高了CMOS载流子迁移率和驱动能力。附图说明以下参照附图来详细说明本专利技术的技术方案，其中：图1(图1A以及图1B)至图10(图10A以及图10B)为依照本专利技术的堆叠纳米线MOS晶体管制造方法各步骤的剖面示意图，其中某图A是沿垂直于沟道方向的剖视图，某图B是沿平行于沟道方向的剖视图。具体实施方式以下参照附图并结合示意性的实施例来详细说明本专利技术技术方案的特征及其技术效果，公开了低成本高效率地提高了器件驱动能力以及可靠性的高迁移率FET型CMOS制造方法。需要指出的是，类似的附图标记表示类似的结构，本申请中所用的术语“第一”、“第二”、“上”、“下”等等可用于修饰各种器件结构或制造工序。这些修饰除非特别说明并非暗示所修饰器件结构或制造工序的空间、次序或层级关系。特别地，以下某图A是沿垂直于沟道方向(沿第二方向)的剖视图，某图B是沿平行于沟道方向(沿第一方向)的剖视图。参照图1A以及图1B，图1B为图1A第一区域或第二区域沿第一方向延伸的剖视图，刻蚀衬底1形成多个沿第一方向延伸的鳍片1F，其中第一方向为未来器件沟道区延伸方向。提供衬底1，衬底1依照器件用途需要而合理选择，可包括单晶体硅(Si)、单晶体锗(Ge)、应变硅(StrainedSi)、锗硅(SiGe)，或是化合物半导体材料，例如氮化镓(GaN)、砷化镓(GaAs)、磷化铟(InP)、锑化铟(InSb)，以及碳基半导体例如石墨烯、SiC、碳纳管等等。出于与CMOS工艺兼容的考虑，衬底1优选地为体Si。例如在衬底1上形成沿第一方向延伸的光刻胶图形(未示出)，据此为掩模刻蚀衬底，在衬底1中形成多个沿第一方向平行分布的沟槽(未示出)以及沟槽之间剩余的衬底1材料所构成的鳍片底部1F，沟槽的深宽比优选地大于5:1。其中在图1A中，左侧显示为第一器件(例如PMOS，也可以为NMOS)形成区域因此包括多个第一鳍片1FP(原始高度大于图1A中所示)，右侧显示为第二器件(例如NMOS，也可以对应的为PMOS)形成区域因此包括多个第二鳍片1FN(原始高度大于图1A中所示)，两个区域虽然示出为相邻，但是实际上依照CMOS布置需要而可以物理并且电隔离(如图1A中虚线所示)。随后，在第一、第二鳍片结构之间的沟槽中通过PECVD、HDPCVD、RTO(快速热氧化)等工艺沉积填充材质例如为氧化硅、氮氧化硅、碳氧化硅、低k(low--k)等的绝缘隔离介质层，从而构成了浅沟槽隔离(STI)2。低k材料包括但不限于有机低k材料(例如含芳基或者多元环的有机聚合物)、无机低k材料(例如无定形碳氮薄膜、多晶硼氮薄膜、氟硅玻璃、BSG、PSG、BPSG)、多孔低k材料(例如二硅三氧烷(SSQ)基多孔低k材料、多孔二氧化硅、多孔SiOCH、掺C二氧化硅、掺F多孔无定形碳、多孔金刚石、多孔有机聚合物)。任选的，STI隔离氧化物为负热膨胀介质材料，例如钙钛矿型氧化物，诸如包括Bi0..95La0..05NiO3、BiNiO3、ZrW2O8；或者STI隔离氧化物为正热膨胀介质材料，例如为框架材料，诸如包括Ag3[Co(CN)6]，由此STI隔离氧化物通过后续加工过程中的正性或负性膨胀而进一步增大了沟道区应力，进一步提高了载流子迁移率。优选地，CMP平坦化直至本文档来自技高网...

【技术保护点】
一种CMOS制造方法，包括步骤：刻蚀衬底形成沿第一方向延伸的第一鳍片和第二鳍片；在第一鳍片和第二鳍片上形成沿第二方向延伸的伪栅极堆叠；在第一和第二鳍片中伪栅极堆叠沿第一方向两侧形成源漏区；去除伪栅极堆叠，在第一区域和第二区域中留下分别暴露第一鳍片和第二鳍片的第一栅极开口和第二栅极开口；去除第一区域中第一鳍片的一部分，留下第一开口；在第一开口中外延生长第一沟道层；去除第二区域中第二鳍片的一部分，留下第二开口；在第二开口中外延生长第二沟道层；在第一和第二沟道层上形成沿第二方向延伸的栅极堆叠。

【技术特征摘要】
1.一种CMOS制造方法，包括步骤：刻蚀衬底形成沿第一方向延伸的第一鳍片和第二鳍片；在第一鳍片和第二鳍片上形成沿第二方向延伸的伪栅极堆叠；在第一和第二鳍片中伪栅极堆叠沿第一方向两侧形成源漏区；去除伪栅极堆叠，在第一区域和第二区域中留下分别暴露第一鳍片和第二鳍片的第一栅极开口和第二栅极开口；去除第一区域中第一鳍片的一部分，留下第一开口；在第一开口中外延生长第一沟道层；去除第二区域中第二鳍片的一部分，留下第二开口；在第二开口中外延生长第二沟道层；在第一和第二沟道层上形成沿第二方向延伸的栅极堆叠。2.如权利要求1的方法，其中，外延生长第一或第二沟道层之前进一步包括，分别外延生长第一或第二缓冲层；优选地，第一或第二缓冲层的晶格常数分别介于衬底与第一或第二沟道层之间。3.如权利要求1的方法，其中，第一沟道层和/或第二沟道层的载流子迁移率高于衬底；任选地，第一沟道层与第二沟道层材质不同；优选地，第一沟道层和/或第二沟道层的材质为Ge...

【专利技术属性】
技术研发人员：殷华湘，秦长亮，王桂磊，邓震，朱慧珑，
申请(专利权)人：中国科学院微电子研究所，
类型：发明
国别省市：北京;11