半导体器件及其形成方法技术

一种半导体器件及其形成方法，其中半导体器件的形成方法包括：对第一栅极结构两侧的PMOS周边区基底进行第一离子注入工艺，在第一周边源漏区下方形成第一缓变结区；对第一周边源漏区和第一核心源漏区进行第二离子注入工艺，在第一周边源漏区表面和第一核心源漏区表面形成第一接触电阻区；对第三栅极结构两侧的NMOS周边区基底进行第三离子注入工艺，在第二周边源漏区下方形成第二缓变结区；对第二周边源漏区和第二核心源漏区进行第四离子注入工艺，在所述第二周边源漏区表面和第二核心源漏区表面形成第二接触电阻区。本发明专利技术在减少输入/输出器件的结漏电流的同时，改善核心器件的短沟道效应问题，从而改善形成的半导体器件的电学性能。

【技术实现步骤摘要】

本专利技术涉及半导体制造
，特别涉及一种半导体器件及其形成方法。
技术介绍
金属氧化物半导体(MOS，Metal-Oxide-Semiconductor)器件已称为集成电路中常用的半导体器件之一。所述MOS器件包括：P型金属氧化物半导体(PMOS，P-typeMOS)器件、N型金属氧化物半导体(NMOS，N-typeMOS)器件和互补型金属氧化物半导体(CMOS，ComplementaryMOS)器件。金属氧化物半导体器件按照功能区分主要分为核心(Core)器件和周边(I/O)器件(或称为输入/输出器件)。按照金属氧化物半导体器件的电性类型区分，核心器件可分为核心NMOS器件和核心PMOS器件，输入/输出器件可分为输入/输出NMOS器件和输入/输出PMOS器件。通常情况下，输入/输出器件的工作电压比核心器件的工作电压大的多。为防止电击穿等问题，当器件的工作电压越大时，要求器件的栅介质层的厚度越厚，因此，输入/输出器件的栅介质层的厚度通常大于核心器件的栅介质层的厚度。然而，现有技术形成的半导体器件依然存在电学性能较差的问题。
技术实现思路
本专利技术解决的问题是提供一种半导体器件及其形成方法，使得核心器件和输入/输出器件的性能均得到改善，从而优化半导体器件的电学性能。为解决上述问题，本专利技术提供一种半导体器件的形成方法，包括：提供包括核心区和周边区的基底，所述核心区包括NMOS核心区和PMOS核心区，所述周边区包括NMOS周边区和PMOS周边区，其中，所述PMOS周边区基底表面形成有第一栅极结构，所述PMOS核心区基底表面形成有第二栅极结构，所述NMOS周边区基底表面形成有第三栅极结构，所述NMOS核心区基底表面形成有第四栅极结构，所述第一栅极结构两侧的PMOS周边区基底内形成有第一周边源漏区，所述第二栅极结构两侧的PMOS核心区基底内形成有第一核心源漏区，所述第三栅极结构两侧的NMOS周边区基底内形成有第二周边源漏区，所述第四栅极结构两侧的NMOS核心区基底内形成有第二核心源漏区；对所述第一栅极结构两侧的PMOS周边区基底进行第一离子注入工艺，在所述第一周边源漏区下方形成第一缓变结区，所述第一离子注入工艺的注入离子为P型离子；对所述第一周边源漏区和第一核心源漏区进行第二离子注入工艺，在所述第一周边源漏区表面和第一核心源漏区表面形成第一接触电阻区，所述第二离子注入工艺的注入离子为P型离子；对所述第三栅极结构两侧的NMOS周边区基底进行第三离子注入工艺，在所述第二周边源漏区下方形成第二缓变结区，所述第三离子注入工艺的注入离子为N型离子；对所述第二周边源漏区和第二核心源漏区进行第四离子注入工艺，在所述第二周边源漏区表面和第二核心源漏区表面形成第二接触电阻区，所述第四离子注入工艺的注入离子为N型离子。可选的，所述第一缓变结区的掺杂离子浓度小于第一周边源漏区的掺杂离子浓度；所述第一接触电阻区的掺杂离子浓度大于所述第一周边源漏区的掺杂离子浓度；所述第二缓变结区的掺杂离子浓度小于第二周边源漏区的掺杂离子浓度；所述第二接触电阻区的掺杂离子浓度大于第二周边源漏区的掺杂离子浓度。可选的，所述第一离子注入工艺的工艺参数包括：注入离子包括B，注入能量为5KeV至15KeV，注入离子剂量为1E13atom/cm2至1E14atom/cm2，离子注入倾斜角为0度至15度。可选的，所述第二离子注入工艺的工艺参数包括：注入离子包括BF2，注入能量为2KeV至5KeV，注入离子剂量为1E15atom/cm2至1E16atom/cm2，离子注入倾斜角为0度至5度。可选的，所述第三离子注入工艺的工艺参数包括：注入离子包括P，注入能量为100eV至5KeV，注入离子剂量为1E15atom/cm2至5E15atom/cm2，离子注入倾斜角为0度至15度。可选的，所述第四离子注入工艺的工艺参数包括：注入离子包括P，注入能量为100eV至5KeV，注入离子剂量为1E15atom/cm2至5E15atom/cm2，离子注入倾斜角为0度至15度。可选的，还包括步骤：对所述第一缓变结区、第一接触电阻区、第二缓变结区和第二接触电阻区进行退火处理。可选的，所述退火处理的工艺参数包括：采用尖峰退火工艺，退火温度为950摄氏度至1000摄氏度。可选的，所述第一周边源漏区内形成有第一周边应力层；所述第一核心源漏区内形成有第一核心应力层；所述第二周边源漏区内形成有第二周边应力层；所述第二核心源漏区内形成有第二核心应力层。可选的，所述第一周边应力层的材料为SiGe或SiGeB；所述第一核心应力层的材料为SiGe或SiGeB；所述第二周边应力层的材料为SiC或SiCP；所述第二核心应力层的材料为SiC或SiCP。可选的，形成所述第一周边源漏区和第一核心源漏区的工艺步骤包括：刻蚀第一栅极结构两侧的PMOS周边区部分厚度的基底，刻蚀第二栅极结构两侧的PMOS核心区部分厚度的基底，在所述第一栅极结构两侧的基底内、以及第二栅极结构两侧的基底内形成开口；形成填充满所述第一栅极结构两侧的开口的第一周边应力层，同时形成填充满第二栅极结构两侧的开口的第一核心应力层。可选的，在形成所述第一周边应力层的过程中进行原位自掺杂形成第一周边源漏区，在形成所述第一核心应力层的过程中进行原位自掺杂形成第一核心源漏区；或者，在形成所述第一周边应力层和第一核心应力层之后，对所述第一周边应力层和第一核心应力层进行离子注入，形成所述第一周边源漏区和第一核心源漏区。可选的，所述基底包括衬底以及位于衬底表面的若干分立的鳍部；所述第一栅极结构横跨PMOS周边区鳍部，且覆盖PMOS周边区鳍部部分顶部和侧壁表面；所述第二栅极结构横跨PMOS核心区鳍部，且覆盖PMOS核心区鳍部部分顶部和侧壁表面；所述第三栅极结构横跨NMOS周边区鳍部，且覆盖NMOS周边区部分鳍部顶部和侧壁表面；所述第四栅极结构横跨NMOS核心区鳍部，且覆盖NMOS核心区部分鳍部顶部和侧壁表面。本专利技术还提供一种半导体器件的形成方法，包括：提供包括核心区和周边区的基底，所述核心区基底表面形成有第一栅极结构，所述周边区基底表面形成有第二栅极结构，所述第一栅极结构两侧的核心区基底内形成有核心源漏区，所述第二栅极结构两侧的周边区基底内形成有周边源漏区，其中，所述核心源漏区和周边源漏区的掺杂离子类型相同；对所述第二栅极结构两侧的周边区基底进行第一离子注入工艺，在所述周边源漏区下方形成缓变结区，所述第一离子注入工艺的注入离子类型与周边源漏区的掺杂离子类型相同；对所述周边源漏区和核心源漏区进行第二离子注入工艺，在所述周边源漏区表面和核心源漏区表面形成接触电阻区，所述第二离子注入工艺的注入离子类型与核心源漏区的掺杂离子类型相同。可选的，所述缓变结区的掺杂离子浓度小于所述周边源漏区的掺杂离子浓度；所述接触电阻区的掺杂离子浓度大于所述周边源漏区和所述核心源漏区的掺杂离子浓度。可选的，所述周边源漏区内形成有周边应力层；所述核心源漏区内形成有核心应力层。相应的，本专利技术还提供一种半导体器件，包括：包括核心区和周边区的基底，所述核心区包括NMOS核心区和PMOS核心区，所述周边区包括NMOS周边区和PMOS本文档来自技高网...

【技术保护点】
一种半导体器件的形成方法，其特征在于，包括：提供包括核心区和周边区的基底，所述核心区包括NMOS核心区和PMOS核心区，所述周边区包括NMOS周边区和PMOS周边区，其中，所述PMOS周边区基底表面形成有第一栅极结构，所述PMOS核心区基底表面形成有第二栅极结构，所述NMOS周边区基底表面形成有第三栅极结构，所述NMOS核心区基底表面形成有第四栅极结构，所述第一栅极结构两侧的PMOS周边区基底内形成有第一周边源漏区，所述第二栅极结构两侧的PMOS核心区基底内形成有第一核心源漏区，所述第三栅极结构两侧的NMOS周边区基底内形成有第二周边源漏区，所述第四栅极结构两侧的NMOS核心区基底内形成有第二核心源漏区；对所述第一栅极结构两侧的PMOS周边区基底进行第一离子注入工艺，在所述第一周边源漏区下方形成第一缓变结区，所述第一离子注入工艺的注入离子为P型离子；对所述第一周边源漏区和第一核心源漏区进行第二离子注入工艺，在所述第一周边源漏区表面和第一核心源漏区表面形成第一接触电阻区，所述第二离子注入工艺的注入离子为P型离子；对所述第三栅极结构两侧的NMOS周边区基底进行第三离子注入工艺，在所述第二周边源漏区下方形成第二缓变结区，所述第三离子注入工艺的注入离子为N型离子；对所述第二周边源漏区和第二核心源漏区进行第四离子注入工艺，在所述第二周边源漏区表面和第二核心源漏区表面形成第二接触电阻区，所述第四离子注入工艺的注入离子为N型离子。...

【技术特征摘要】
1.一种半导体器件的形成方法，其特征在于，包括：提供包括核心区和周边区的基底，所述核心区包括NMOS核心区和PMOS核心区，所述周边区包括NMOS周边区和PMOS周边区，其中，所述PMOS周边区基底表面形成有第一栅极结构，所述PMOS核心区基底表面形成有第二栅极结构，所述NMOS周边区基底表面形成有第三栅极结构，所述NMOS核心区基底表面形成有第四栅极结构，所述第一栅极结构两侧的PMOS周边区基底内形成有第一周边源漏区，所述第二栅极结构两侧的PMOS核心区基底内形成有第一核心源漏区，所述第三栅极结构两侧的NMOS周边区基底内形成有第二周边源漏区，所述第四栅极结构两侧的NMOS核心区基底内形成有第二核心源漏区；对所述第一栅极结构两侧的PMOS周边区基底进行第一离子注入工艺，在所述第一周边源漏区下方形成第一缓变结区，所述第一离子注入工艺的注入离子为P型离子；对所述第一周边源漏区和第一核心源漏区进行第二离子注入工艺，在所述第一周边源漏区表面和第一核心源漏区表面形成第一接触电阻区，所述第二离子注入工艺的注入离子为P型离子；对所述第三栅极结构两侧的NMOS周边区基底进行第三离子注入工艺，在所述第二周边源漏区下方形成第二缓变结区，所述第三离子注入工艺的注入离子为N型离子；对所述第二周边源漏区和第二核心源漏区进行第四离子注入工艺，在所述第二周边源漏区表面和第二核心源漏区表面形成第二接触电阻区，所述第四离子注入工艺的注入离子为N型离子。2.如权利要求1所述的半导体器件的形成方法，其特征在于，所述第一缓变结区的掺杂离子浓度小于第一周边源漏区的掺杂离子浓度；所述第一接触电阻区的掺杂离子浓度大于所述第一周边源漏区的掺杂离子浓度；所述第二缓变结区的掺杂离子浓度小于第二周边源漏区的掺杂离子浓度；所述第二接触电阻区的掺杂离子浓度大于第二周边源漏区的掺杂离子浓度。3.如权利要求1所述的半导体器件的形成方法，其特征在于，所述第一离子
\t注入工艺的工艺参数包括：注入离子包括B，注入能量为5KeV至15KeV，注入离子剂量为1E13atom/cm2至1E14atom/cm2，离子注入倾斜角为0度至15度。4.如权利要求1所述的半导体器件的形成方法，其特征在于，所述第二离子注入工艺的工艺参数包括：注入离子包括BF2，注入能量为2KeV至5KeV，注入离子剂量为1E15atom/cm2至1E16atom/cm2，离子注入倾斜角为0度至5度。5.如权利要求1所述的半导体器件的形成方法，其特征在于，所述第三离子注入工艺的工艺参数包括：注入离子包括P，注入能量为100eV至5KeV，注入离子剂量为1E15atom/cm2至5E15atom/cm2，离子注入倾斜角为0度至15度。6.如权利要求1所述的半导体器件的形成方法，其特征在于，所述第四离子注入工艺的工艺参数包括：注入离子包括P，注入能量为100eV至5KeV，注入离子剂量为1E15atom/cm2至5E15atom/cm2，离子注入倾斜角为0度至15度。7.如权利要求1所述的半导体器件的形成方法，其特征在于，还包括步骤：对所述第一缓变结区、第一接触电阻区、第二缓变结区和第二接触电阻区进行退火处理。8.如权利要求7所述的半导体器件的形成方法，其特征在于，所述退火处理的工艺参数包括：采用尖峰退火工艺，退火温度为950摄氏度至1000摄氏度。9.如权利要求1所述的半导体器件的形成方法，其特征在于，所述第一周边源漏区内形成有第一周边应力层；所述第一核心源漏区内形成有第一核心应力层；所述第二周边源漏区内形成有第二周边应力层；所述第二核心源漏区内形成有第二核心应力层。10.如权利要求9所述的半导体器件的形成方法，其特征在于，所述第一周边应力层的材料为SiGe或SiGeB；所述第一核心应力层的材料为SiGe或SiGeB；所述第二周边应力层的材料为SiC或SiCP；所述第二核心应力层
\t的材料为SiC或SiCP。11.如权利要求9所述的半导体器件的形成方法，其特征在于，形成所述第一周边源漏区和第一核心源漏区的工艺步骤包括：刻蚀第一栅极结构两侧的PMOS周边区部分厚度的基底，刻蚀第二栅极结构两侧的PMOS核心区部分厚度的基底，在所述第一栅极结构两侧的基底内、以及第二栅极结构两侧的基底内形成开口；形成填充满所述第一栅极结构两侧的开口的第一周边应力层，同时形成填充满第二栅极结构两侧的开口的第一核心应力层。12.如权利要求11所述的半导体器件的形成方法，其特征在于，在形成所述...

【专利技术属性】
技术研发人员：李勇，
申请(专利权)人：中芯国际集成电路制造上海有限公司，中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：上海;31