半导体装置及其形成方法制造方法及图纸

本公开提供一种半导体装置及其形成方法。此半导体装置的形成方法包括形成第一栅极结构于基板上，形成源极/漏极特征于基板中且邻近第一栅极结构，形成介电层于第一栅极结构及源极/漏极特征之上，移除介电层的一部分，以形成暴露出第一栅极结构及源极/漏极特征的第一沟槽，形成第一导电特征结构于第一沟槽中，移除第一栅极结构的第一部分，以形成第二沟槽，以及形成第二导电特征结构于第二沟槽中。

【技术实现步骤摘要】

本公开涉及一种半导体装置，且特别涉及一种具有毗连式接触的半导体装置及其形成方法。
技术介绍
半导体集成电路(IC)工业已经历快速成长。在集成电路的发展过程中，随着几何尺寸(亦即，利用组装工艺所制造的最小装置尺寸或线宽)的降低，功能密度(functionaldensity，亦即，每一晶片面积中内连接的装置的数量)已普遍增加。此一尺寸缩减的工艺所提供的优势在于能够提高生产效率并且降低相关成本。尺寸缩减也增加了集成电路的加工与制造的复杂性。为了使这些进步得以实现，在集成电路的制造的领域中亦需要相似的发展过程。虽然现有的半导体生产工艺已普遍足以达成预期的目标，然而仍无法完全满足所有需求。举例而言，开发稳定的工艺以形成毗连式接触(buttedcontact)，即，将栅极电极连接至源极/漏极特征的接触结构，现已成为一项挑战。
技术实现思路
本公开的一实施例提供一种半导体装置的形成方法，包括：形成第一栅极结构于基板上，其中第一栅极结构包括栅极介电层及栅极电极；形成源极/漏极特征于基板中且邻近第一栅极结构；形成介电层于第一栅极结构及源极/漏极特征之上；移除介电层的一部分，以形成暴露出第一栅极结构及源极/漏极特征的第一沟槽；形成第一导电特征结构于第一沟槽中；移除第一栅极结构的第一部分，以形成第二沟槽，其中第二沟槽暴露出第一栅极结构的第二部分，且其中第一部分面向第一导电特征结构；形成第二导电特征于第二沟槽中。本公开的另一实施例提供一种半导体装置的形成方法，包括：形成栅极堆叠于基板上，其中栅极堆叠包括栅极电极、设置于栅极电极上的硬掩模以及沿着栅极电极的侧壁设置的侧壁间隔物；形成源极/漏极特征于基板中且邻近第一栅极结构；形成介电层于栅极堆叠及源极/漏极特征之上；移除介电层的一部分，以形成暴露出源极/漏极特征的第一沟槽，且栅极电极受到硬掩模及侧壁间隔物所保护；形成第一导电特征结构于第一沟槽中；移除一部分的硬掩模、侧壁间隔物及栅极电极，以形成第二沟槽，其中在第二沟槽中暴露出栅极电极的余留部分，且其中在第二沟槽中暴露出源极/漏极特征的侧壁的一部分；以及形成第二导电特征结构于第二沟槽中。本公开的又一实施例提供一种半导体装置，包括：第一栅极结构，设置于基板上，其中第一栅极结构包括第一栅极电极及设置于第一栅极电极上的硬掩模；源极/漏极特征，设置于基板中且邻近第一栅极结构；第一侧壁间隔物，沿着第一栅极电极的第一侧壁设置；第一阻挡层，沿着第一栅极电极的第二侧壁设置，其中第一栅极电极的第二侧壁与第一栅极电极的第一侧壁位于相对的两侧，且硬掩模的第二侧壁与硬掩模的第一侧壁位于相对的两侧，其中第一阻挡层定义第一凹口；第一导电特征结构，其中第二硬掩模位于第一导电特征结构上，且第一导电特征结构设置在第一凹口中；第二阻挡层直接设置于源极/漏极特征上，且第二阻挡层定义第二凹口，其中第二阻挡层的一部分物理性地接触第一阻挡层；以及第二导电特征结构，设置在第二凹口中。附图说明以下将配合所附附图详述本公开的实施例。应注意的是，依据在业界的标准做法，各种特征并未按照比例绘制且仅用以说明例示。事实上，可能任意地放大或缩小元件的尺寸，以清楚地表现出本公开的特征。图1绘示依据本公开的一些实施例的形成一半导体装置的一例示性方法的流程图。图2、图3、图4、图5、图6、图7、图8、图9A、图9B、图10A、图10B、图10C、图11A及图11B绘示依据本公开的一些实施例的一半导体装置的剖面示意图。其中，附图标记说明如下：100～方法102、104、106、108、110、112、114、116、118、120～步骤200～半导体装置205～初始结构210～基板220～隔离特征230、230A、230B～第一导电特征(高介电常数材料/金属栅极堆叠)235～第一硬掩模235A～第一部分235B～第二部分240、240A～侧壁间隔物250～第二导电特征(源极/漏极特征)250A～部分260～第一介电层270～第二介电层310～第二硬掩模320～第一开口330、340～次群410～第一沟槽(源极/漏极接触沟槽)415～第一阻挡层420～第一导电层425、425A～第一导电特征结构430～次沟槽440～第一硬掩模510～第四硬掩模515、516～第二开口610～第二沟槽(毗连式接触沟槽)705～第二阻挡层710～第二导电层715～第二导电特征结构730～毗连式接触具体实施方式以下公开许多不同的实施方法或是例子来实行本公开的不同特征，以下描述具体的元件及其排列的实施例以阐述本公开。当然这些实施例仅用以例示，且不该以此限定本公开的范围。例如，在说明书中提到第一特征形成于第二特征之上，其包括第一特征与第二特征是直接接触的实施例，另外也包括于第一特征与第二特征之间另外有其他特征的实施例，亦即，第一特征与第二特征并非直接接触。此外，在不同实施例中可能使用重复的标号或标示，这些重复仅为了简单清楚地叙述本公开，不代表所讨论的不同实施例及/或结构之间有特定的关系。此外，其中可能用到与空间相关用词，例如“在…下方”、“下方”、“较低的”、“上方”、“较高的”及类似的用词，这些空间相关用词系为了便于描述图示中一个(些)元件或特征与另一个(些)元件或特征之间的关系，这些空间相关用词包括使用中或操作中的装置的不同方位，以及附图中所描述的方位。装置可能被转向不同方位(旋转90度或其他方位)，则其中使用的空间相关形容词也可相同地照着解释。图1绘示依据本公开的一些实施例的形成一半导体装置的一例示性方法100的流程图。在下文中，将配合绘示于图2中的半导体装置200的初始结构205，以及绘示于第3-11B图中的半导体装置200，详细讨论方法100。请参照图1及图2，方法100开始于步骤102。在步骤102中，提供半导体装置200的初始结构205。初始结构205包括基板210。基板210可以是块材(bulk)硅基板。另外，基板210可包括元素半导体、例如，硅或锗的晶体结构；化合物半导体，例如，硅锗、碳化硅、砷化镓、磷化镓、磷化铟、砷化铟及/或锑化铟；或上述的组合。基板210亦可包括绝缘体上覆硅(silicon-on-insulator,SOI)基板。绝缘层上覆半导体基板可通过下列方法形成，包括氧离子植入硅晶隔离(separationbyimplantationofoxygen,SIMOX)、晶圆接合(waferbonding)工艺、其他合适的方法或上述的组合。一些例示性基板210还包括绝缘层。此绝缘层可包括任何合适的材料，包括氧化硅、蓝宝石及/或上述的组合。例示性绝缘层可以是埋入式氧化物(buriedoxide)层。可通过任何合适的方法形成绝缘层，例如注入(例如氧离子植入硅晶隔离)、氧化、沉积及/或其他合适的工艺。在一些例示性初始结构205中，绝缘层是硅绝缘体上基板的其中一个组成部分(例如，膜层)。基板210亦可包括各种掺杂区域。掺杂区域可掺杂下列掺质，包括P型掺质，例如，硼或二氟化硼(BF2)；N型掺质例如，磷或砷；或上述的组合。掺杂区域可以直接形成在基板210上、在P型井结构中、在N型井结构中、在双井结构(dual-wellstructure)中或使用凸起结本文档来自技高网...

【技术保护点】
一种半导体装置的形成方法，包括：形成一第一栅极结构于一基板上，其中该第一栅极结构包括一栅极介电层及一栅极电极；形成一源极/漏极特征于该基板中且邻近该第一栅极结构；形成一介电层于该第一栅极结构及该源极/漏极特征之上；移除该介电层的一部分，以形成暴露出该第一栅极结构及该源极/漏极特征的一第一沟槽；形成一第一导电特征结构于该第一沟槽中；移除该第一栅极结构的一第一部分，以形成一第二沟槽，其中该第二沟槽暴露出该第一栅极结构的一第二部分，且其中该第一部分面向该第一导电特征结构；以及形成一第二导电特征于该第二沟槽中。

【技术特征摘要】
2015.08.19 US 14/830,2171.一种半导体装置的形成方法，包括：形成一第一栅极结构于一基板上，其中该第一栅极结构包括一栅极介电层及一栅极电极；形成一源极/漏极特征于该基板中且邻近该第一栅极结构；形成一介电层于该第一栅极结构及该源极/漏极特征之上；移除该介电层的一部分，以形成暴露出该第一栅极结构及该源极/漏极特征的一第一沟槽；形成一第一导电特征结构于该第一沟槽中；移除该第一栅极结构的一第一部分，以形成一第二沟槽，其中该第二沟槽暴露出该第一栅极结构的一第二部分，且其中该第一部分面向该第一导电特征结构；以及形成一第二导电特征于该第二沟槽中。2.如权利要求1所述的半导体装置的形成方法，其中该第一栅极结构的该第二部分包括该栅极介电层的一部分及该栅极电极的一部分。3.如权利要求1所述的半导体装置的形成方法，还包括形成一第一阻挡层于该第一沟槽之中，以及形成一第二阻挡层于该第二沟槽之中，其中该第一阻挡层物理性地接触该第二阻挡层。4.如权利要求1所述的半导体装置的形成方法，还包括沿着该第一栅极结构的一侧壁形成一侧壁间隔物，以及其中移除该第一栅极结构的该第一部分以形成该第二沟槽包括移除沿着该第一栅极结构该侧壁形成的该侧壁间隔物。5.如权利要求1所述的半导体装置的形成方法，还包括沿着该第一栅极结构的一侧壁形成一侧壁间隔物，以及其中形成该第一导电特征结构于该第一沟槽中包括形成该第一导电特征结构直接位于沿着该第一栅极结构的该侧壁形成的该侧壁间隔物之上。6.如权利要求1所述的半导体装置的形成方法，还包括形成一第二栅极结构于该基板上，其中该第二栅极结构包括一栅极介电层及一栅极电极，其中该源极/漏极特征设置于该第一栅极结构与该第二栅极结构之间；其中形成该介电层于该第一栅极结构及该源极/漏极特征之上包括形成该介电层于该第二栅极结构之上；其中移除该介电层的该部分以形成暴露出该第一栅极结构及该源极/漏极特征的该第一沟槽还包括该第一沟槽暴露出该第二栅极结构形成一图案化硬掩模层于该第一导电特征结构之上，其中该图案化硬掩模层定义一开口，且该开口暴露出该第一栅极结构的一部分；以及其中在移除该第一栅极结构的该第一部分以形成该第二沟槽的期间，第二栅极结...

【专利技术属性】
技术研发人员：王志豪，林群雄，张家豪，游家权，吴伟豪，林义雄，林志昌，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾;71