LTPS阵列基板的制造方法及阵列基板技术

本发明专利技术提供一种LTPS阵列基板，所述阵列基板包括基板，叠设与所述基板表面的栅极，覆盖所述栅极及所述基板的绝缘层，叠设于所述绝缘层上的源漏极，所述源漏极之间形成沟槽，及覆盖所述沟槽及部分所述源漏极的离子掺杂层。本发明专利技术的LTPS阵列基板的制造方法通过在基板上沉积形成金属层后再通过一次光罩及两次蚀刻即形成所述阵列基板的栅极；并通过一次光罩、多次蚀刻及两次离子掺杂过程得到包含掺有N离子的多晶硅层及掺有P离子的多晶硅层的离子掺杂层。与传统LTPS阵列基板的制造方法相比，减少了制作工艺，节省了制作成本，且得到了结构简单且性能优良的LTPS阵列基板。

【技术实现步骤摘要】

本专利技术涉及LTPS薄膜晶体管的制造领域，尤其涉及一种LTPS阵列基板的制造方法及阵列基板。
技术介绍
低温多晶硅(lowtemperaturepoly-silicon，简称为LTPS)薄膜晶体管液晶显示器相比于传统的非晶硅薄膜晶体管液晶显示器，由于其电子迁移率高，可有效减小薄膜晶体管器件的面积，并且在增进显示器亮度的同时还可以降低整体的功耗。另外，由于其较高的电子迁移率可以将部分驱动电路集成在玻璃基板上，从而大大降低面板的制造成本。因此，LTPS薄膜晶体管液晶显示器逐步成为研究的热点。LTPS薄膜晶体管液晶显示器主要包括阵列基板和与其相对设置的彩膜基板。目前由于LTPS阵列基板的制程道数大概在9道左右，相对于非晶硅的制程而言，生产工艺较为复杂，且整体的设备投入过大和良率过低，制作成本相应增加，所以减少LTPS阵列基板的制程减少技术一直是LTPS研发的重点。
技术实现思路
本专利技术旨在提供一种LTPS阵列基板的制造方法及阵列基板，通过较为简单的制造工艺得到性能优良的阵列基板。本专利技术提供一种LTPS阵列基板的制造方法，所述阵列基板的制造方法包括：在基板上依次形成栅极材料层及第一光阻材料层；提供一光掩膜，其包括遮光区、位于所述遮光区两侧的半透光区及位于所述两个半透光区外侧的透光区；通过光刻工艺图案化所述第一光阻材料层形成第一光阻层，所述遮光区对应的位置为第一光阻区域，所述半透光区对应的位置为第二光阻区域，所述第二光阻区域厚度小于所述第一光阻区域；根据所述第一光阻层的图案图案化所述栅极材料层形成栅极并去除所述第一光阻层，其中，栅极包括第一区域及位于所述第一区域两侧的第二区域，所述第二区域的厚度小于所述第一区域的厚度；在所述栅极及所述基板上形成绝缘层，并在所述绝缘层上形成源漏极，所述源漏极之间形成沟槽；在所述源漏极上形成掺有P离子的多晶硅层，图案化所述多晶硅层并对所述多晶硅层部分区域进行N离子掺杂得到离子掺杂层。其中，步骤“通过蚀刻方式图案化所述栅极材料层形成栅极”包括，先通过干法蚀刻去除所述第一光阻层覆盖区域以外的栅极材料层，再对所述第一光阻层及所述第一光阻层覆盖的栅极材料层进行湿法蚀刻，形成所述栅极。其中，步骤“图案化所述多晶硅层并对所述多晶硅层部分区域进行N离子掺杂得到离子掺杂层”包括：形成覆盖所述源漏极及所述绝缘层的掺有P离子的多晶硅层，在所述多晶硅层上形成第二光阻材料层；图案化所述第二光阻材料层形成第二光阻层，所述第二光阻层包括第一部分、位于所述第一部分两侧的第二部分及位于所述第二部分外侧的第三部分，图案化所述掺有P离子的多晶硅层，即通过干法蚀刻去除所述第二光阻层覆盖区域以外的所述多晶硅层；通过干法蚀刻去除所述第二光阻层的第三部分，露出所述被所述第二光阻层的第三部分覆盖的多晶硅层，对露出的所述多晶硅层进行第一次N离子掺杂；通过干法蚀刻去除所述第二光阻层的第二部分，露出被所述第二光阻层的第二部分覆盖的多晶硅层，对未被所述第二光阻层覆盖的所述多晶硅层进行第二次N离子掺杂；剥离所述第一部分，即得到所述离子掺杂层。其中，所述离子掺杂层包括未被N离子掺杂的第一多晶硅层，接受了一次N离子掺杂的第二多晶硅层及接受了两次N离子掺杂的第三多晶硅层。其中，所述第一多晶硅层覆盖所述沟槽区域底壁，所述第三多晶硅层层叠于所述源漏极上，所述第二多晶硅层连接所述第一多晶硅层及所述第三多晶硅层。其中，所述沟槽区域正投影于所述栅极。其中，通过气相沉积方式形成所述第一光阻材料层、第二光阻材料层、所述绝缘层及所述掺有P离子的多晶硅层。其中，通过溅射工艺形成所述栅极材料层。本专利技术还提供一种LTPS阵列基板，其特征在于，所述阵列基板包括：基板；叠设与所述基板表面的栅极，所述栅极包括第一区域及位于第一区域相对两侧的第二区域，第二区域的厚度小于第一区的厚度；覆盖所述栅极及所述基板的绝缘层；叠设于所述绝缘层上的源漏极，所述源漏极之间形成沟槽，所述沟槽正投影于所述栅极；覆盖所述沟槽及部分所述源漏极的离子掺杂层。其中，所述离子掺杂层包括覆盖所述沟槽底壁的第一多晶硅层，层叠于所述源漏极的第三多晶硅层，连接所述第一多晶硅层及第三多晶硅层并贴靠于所述源漏极的第二多晶硅层。本专利技术的LTPS阵列基板的制造方法通过在基板上一金属层后再通过一次光罩及两次蚀刻即形成所述阵列基板的栅极；并通过一次光罩、多次蚀刻及两次离子掺杂过程即得到包含N离子多晶硅层及P离子多晶硅层的离子掺杂层。与传统LTPS阵列基板的制造方法相比，减少了制作工艺，节省了制作成本，且得到了结构简单且性能优良的LTPS阵列基板。附图说明为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。图1为本专利技术的LTPS阵列基板阵列基板结构剖面示意图。图2为本专利技术的LTPS阵列基板的制造方法的流程图。图3至图14为本专利技术较佳实施方式的阵列基板的各个制造流程中的剖面图。具体实施方式下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。请参阅图1，本专利技术提供一种LTPS阵列基板100。所述阵列基板100包括基板10，叠设于所述基板10上的栅极20，覆盖所述栅极20及所述基板10的绝缘层30，叠设于所述绝缘层30上的源漏极40，及离子掺杂层50。所述栅极20为一个凸字型结构，包括第一区域201及位于第一区域相对两侧的第二区域202，所述第二区域202的厚度小于第一区域201的厚度。所述绝缘层30覆盖所述栅极20及所述基板10，且其上表面为平行于所述基板的平坦层。所述源漏极40包括源极及漏极，所述源极与漏极之间形成一个沟槽403，所述沟槽403正投影于所述栅极20。所述沟槽403包括一个底壁403a及两个侧壁403b。所述底壁403a为所述绝缘层30的上表面，所述两个侧壁403b分别为所述源极及漏极的一个侧面。所述离子掺杂层50为掺有P离子的多晶硅层通过N离子掺杂得到的，包括第一多晶硅层501，位于所述第一多晶硅层501两侧的第二多晶硅层502及位于所述第二多晶硅层502外侧的第三多晶硅层503。所述第一多晶硅层501覆盖所述沟槽底壁403a并正投影于所述栅极20上；所述第三多晶硅层503为两个部分，分别位于所述第一多晶硅层501两侧并层叠于所述源极401及漏极402；所述第二多晶硅层502连接所述第一多晶硅层501及所述第三多晶硅层40并贴靠于所述源漏极40。本实施例中，所述离子掺杂层50为槽结构，所述第一多晶硅层501为所述槽结构的底壁，所述第二多晶硅层502的两个部分分别贴靠所述沟槽的两个侧壁403b并组成所述槽结构的侧壁，所述第三多晶硅层503的两个部分分别位于所述槽结构两边并与所述槽结构侧壁的开口一端连接。可以理解的是，本申请所述离子掺杂层50可以为非槽结构。请参阅图2，图中所示的是本专利技术较佳实施方式本文档来自技高网...

【技术保护点】
一种LTPS阵列基板的制造方法，其特征在于，所述阵列基板的制造方法包括：在基板上依次形成栅极材料层及第一光阻材料层；提供一光掩膜，其包括遮光区、位于所述遮光区两侧的半透光区及位于所述两个半透光区外侧的透光区；通过光刻工艺图案化所述第一光阻材料层形成第一光阻层，所述遮光区对应的位置为第一光阻区域，所述半透光区对应的位置为第二光阻区域，所述第二光阻区域厚度小于所述第一光阻区域；根据所述第一光阻层的图案图案化所述栅极材料层形成栅极并去除所述第一光阻层，其中，栅极包括第一区域及位于所述第一区域两侧的第二区域，所述第二区域的厚度小于所述第一区域的厚度；在所述栅极及所述基板上形成绝缘层，并在所述绝缘层上形成源漏极，所述源漏极之间形成沟槽；在所述源漏极上形成掺有P离子的多晶硅层，图案化所述多晶硅层并对所述多晶硅层部分区域进行N离子掺杂得到离子掺杂层。

【技术特征摘要】
1.一种LTPS阵列基板的制造方法，其特征在于，所述阵列基板的制造方法包括：在基板上依次形成栅极材料层及第一光阻材料层；提供一光掩膜，其包括遮光区、位于所述遮光区两侧的半透光区及位于所述两个半透光区外侧的透光区；通过光刻工艺图案化所述第一光阻材料层形成第一光阻层，所述遮光区对应的位置为第一光阻区域，所述半透光区对应的位置为第二光阻区域，所述第二光阻区域厚度小于所述第一光阻区域；根据所述第一光阻层的图案图案化所述栅极材料层形成栅极并去除所述第一光阻层，其中，栅极包括第一区域及位于所述第一区域两侧的第二区域，所述第二区域的厚度小于所述第一区域的厚度；在所述栅极及所述基板上形成绝缘层，并在所述绝缘层上形成源漏极，所述源漏极之间形成沟槽；在所述源漏极上形成掺有P离子的多晶硅层，图案化所述多晶硅层并对所述多晶硅层部分区域进行N离子掺杂得到离子掺杂层。2.如权利要求1所述的一种LTPS阵列基板的制造方法，其特征在于，步骤“通过蚀刻方式图案化所述栅极材料层形成栅极”包括，先通过干法蚀刻去除所述第一光阻层覆盖区域以外的栅极材料层，再对所述第一光阻层及所述第一光阻层覆盖的栅极材料层进行湿法蚀刻，形成所述栅极。3.如权利要求1所述的一种LTPS阵列基板的制造方法，其特征在于，步骤“图案化所述多晶硅层并对所述多晶硅层部分区域进行N离子掺杂得到离子掺杂层”包括：形成覆盖所述源漏极及所述绝缘层的掺有P离子的多晶硅层，在所述多晶硅层上形成第二光阻材料层；图案化所述第二光阻材料层形成第二光阻层，所述第二光阻层包括第一部分、位于所述第一部分两侧的第二部分及位于所述第二部分外侧的第三部分，图案化所述掺有P离子的多晶硅层，即通过干法蚀刻去除所述第二光阻层覆盖区域以外的所述多晶硅层；通过干法蚀刻去除所述第二光阻层的第三部分，露出所述被所述第二光...

【专利技术属性】
技术研发人员：殷婉婷，
申请(专利权)人：武汉华星光电技术有限公司，
类型：发明
国别省市：湖北;42