填充半导体元件间隙的方法及其形成的半导体元件技术

本发明专利技术公开一种填充半导体元件间隙的方法及其形成的半导体元件。首先，提供具有多个突出部的一硅基板，且突出部之间有具预定深度的间隙而彼此相隔。形成一含氮层于硅基板上方以覆盖突出部和间隙的表面，以形成一氮化物衬垫。形成一非晶硅层于含氮层上。形成一绝缘层于非晶硅层上方，且绝缘层填满间隙。

【技术实现步骤摘要】

本专利技术涉及一种半导体元件的制造方法及其形成的半导体元件，且特别是涉及一种填充半导体元件间隙的方法及形成的具绝缘间隙的半导体元件。
技术介绍
近年来半导体元件尺寸日益减小。对半导体科技来说，持续缩小半导体元件的结构尺寸、改善速率、增进效能、提高密度及降低每单位集成电路的成本，都是重要的发展目标。随着半导体元件尺寸的缩小，元件的电子特性也必须维持甚至是加以改善，以符合市场上对应用电子产品的要求。一般来说，缩小半导体元件的结构尺寸会增加图案间隙(或沟槽)的宽深比，因而增加间隙填充的困难度。在间隙填充后，半导体元件的相关膜层和部件是否仍具有完整的构型和未褪化的性质，例如在一鳍式场效晶体管(FinField-EffectTransistor，FinFET)元件中其鳍部是否有硅耗损(siliconconsumption)和鳍部倾斜或弯曲等缺陷产生，都是制造半导体元件需注意的重要问题之一。
技术实现思路
本专利技术的目的在于提供一种填充半导体元件间隙的方法及形成的具绝缘间隙的半导体元件，可有效增进元件的电子特性和延长使用寿命。根据一实施例，提出一种填充半导体元件间隙的方法。首先，提供具有多个突出部的一硅基板，且突出部之间有具预定深度的间隙而彼此相隔。形成一含氮层于硅基板上方以覆盖突出部和间隙的表面，以形成一氮化物衬垫。形成一非晶硅层于含氮层上。形成一绝缘层于非晶硅层上方，且绝缘层填满间隙。根据一实施例，提出一种具绝缘间隙的半导体元件，包括：具有多个突出部的一硅基板，且突出部之间有具预定深度的间隙而彼此相隔；一含氮层，形成于硅基板上方以覆盖突出部和间隙的表面而形成一氮化物衬垫；一非晶硅层形成于含氮层上；和一绝缘层形成于非晶硅层并填满间隙。为了对本专利技术的上述及其他方面有更佳的了解，下文特举实施例，并配合所附的附图，作详细说明如下。然而，本专利技术的保护范围当附上的权利要求所界定的为准。附图说明图1A至图1F为本专利技术第一实施例的填充半导体元件间隙的方法的示意图；图2A至图2D为本专利技术第二实施例的填充半导体元件间隙的方法的示意图。符号说明10、20：硅基板101、201：突出部102、202：间隙103：ISSG氧化物104、204：图案化硬质掩模层11：氧化物衬垫13、23：含氮层15、25：非晶硅层17、27：绝缘层17’：致密化绝缘层具体实施方式以下所揭露的实施例内容中，配合附图以详细说明本专利技术所提出的一种填充半导体元件间隙的方法及形成的具绝缘间隙的半导体元件。实施例中，至少一含氮层(nitride-containinglayer)形成于硅基板的突出部(例如鳍式场效晶体管的鳍部)上方，之后形成一非晶硅层(amorphoussiliconlayer)于含氮层上，由此可有效防止硅耗损(siliconconsumption)和突出部弯曲或倾斜等缺陷的产生。实施例提出的方法精简，适合量产程序，可应用于任何具有间隙的半导体元件，特别是具有高宽深比间隙的半导体元件。实施例中，以具有多个鳍部且鳍部之间以间隙相距的鳍式场效晶体管为例作说明。然而，
者当知本专利技术并不仅限于鳍式场效晶体管的间隙填充制作工艺，也可应用于其他不同半导体元件态样的间隙填充制作工艺。以下提出多个实施例，配合附图以详细说明本专利技术的相关制作工艺和结构。然而本专利技术并不仅限于此，本专利技术并非显示出所有可能的实施例。相同和/或相似元件沿用相同和/或相似元件符号。注意，未于本专利技术提出的其他实施态样也可能可以应用。可实施的细部结构和步骤可能有些不同，可在不脱离本专利技术的精神和范围内根据实际应用的需要而加以变化与修饰。再者，附图上的尺寸比例并非按照实物等比例绘制。因此，说明书和附图内容仅作叙述实施例之用，而非作为限缩本专利技术保护范围之用。<第一实施例>图1A至图1F绘示根据本专利技术第一实施例的填充半导体元件间隙的方法。如图1A所示，提供具有多个突出部(protrudingportions)101的一硅基板(siliconsubstrate)10，且突出部101之间以具有预定深度的间隙102而彼此相距。通过硅基板10上方的一图案化硬质掩模层104对硅基板10进行蚀刻可以定义和形成间隙102。图案化硬质掩模层104可以是单层例如一垫氧化层(padoxide)，或是多层堆叠例如氧化层/氮化层/氧化层的堆叠。可选择性地(非限制性地)应用一临场蒸气产生技术(in-situsteamgeneration，以下简称ISSG)进行氧化，以于硅基板10上形成一ISSG氧化物103。这些间隙102可以是沟槽(trenches)填充绝缘物后形成浅沟槽隔离(Shallowtrenchisolation，STI)。再者，由间隙102所定义的突出部101可以是鳍式场效晶体管(FinField-EffectTransistor，FinFET)的鳍部。第一实施例中，一氧化物衬垫(lineroxide)11形成于硅基板10上以覆盖突出部101和间隙102的表面，如图1B所示。一实施例中，可利用一高宽深比制作工艺技术(highaspectratioprocess，HARP)形成氧化物衬垫11于硅基板10上。之后，如图1C所示，一含氮层(nitride-containinglayer)13形成于氧化物衬垫11上以形成一氮化物衬垫(linernitride)。含氮层13例如是氮氧化硅(siliconoxynitride，SiON)，可经由一氮化处理(nitridationprocess)而形成于氧化物衬垫11上。氮化处理可以是在一退火炉管(annealingfurnace)中或是以一快速热处理制作工艺(rapidthermalprocess，RTP)进行，以形成氮化物衬垫，其中可使用(N2O)、一氧化氮(NO)或氨(NH3)做为氮化处理中的气体来源，且氮化处理进行的温度在650℃到900℃范围之间。一实施例中，氮化处理是使用氨做为气体来源，并在650℃到900℃之间进行。值得注意的是，实施例中所提出的温度数值和相关材料是做为说明之用，并非用以限制本专利技术的范围。氮化处理后，形成一非晶硅层(amorphoussiliconlayer)15于含氮层13上，如图1D所示。以一应力缓冲膜(stressbufferfilm，以下简称SBF)制作工艺沿着含氮层13形成非晶硅层15。SBF制作工艺可在温度约350℃到约550℃范围之间进行以形成非晶硅层15。一实施例中，SBF制作工艺可以在一炉管中以约380℃温度进行以形成非晶硅层15。再者，一实施例中，非晶硅层15的厚度约为形成非晶硅层15后，形成一绝缘层(insulatinglayer)17于非晶硅层15上，且绝缘层17填满间隙102，如图1E所示。实施例中若间隙102具有高宽深比，则可利用一可流动式化学气相沉积(flowablechemicalvapordeposition，以下简称FCVD)制作工艺以形成绝缘层17(例如包括绝缘材料SiO2)于非晶硅层15上并填充间隙102并且进行一致密化制作工艺(densificationprocess)以固化和强化绝缘层17，形成如图1F所示的一致密化绝缘层17’。致密化制作工艺可以是，但不限制是，以一蒸气退火(st本文档来自技高网...

【技术保护点】
一种填充半导体元件间隙的方法，包括：提供具有多个突出部的一硅基板，且该些突出部之间有具预定深度的间隙而彼此相隔；形成一含氮层于该硅基板上方以覆盖该些突出部和该些间隙的表面，以形成一氮化物衬垫；形成一非晶硅层于该含氮层上；和形成一绝缘层于该非晶硅层上方，且该绝缘层填满该些间隙。

【技术特征摘要】
1.一种填充半导体元件间隙的方法，包括：提供具有多个突出部的一硅基板，且该些突出部之间有具预定深度的间隙而彼此相隔；形成一含氮层于该硅基板上方以覆盖该些突出部和该些间隙的表面，以形成一氮化物衬垫；形成一非晶硅层于该含氮层上；和形成一绝缘层于该非晶硅层上方，且该绝缘层填满该些间隙。2.如权利要求1所述的方法，其中该含氮层经由一氮化处理形成。3.如权利要求2所述的方法，其中该氮化处理在温度650℃到900℃范围之间进行。4.如权利要求1所述的方法，其中该非晶硅层以一应力缓冲膜制作工艺而形成于该含氮层上。5.如权利要求4所述的方法，其中该应力缓冲膜制作工艺在温度350℃到550℃范围之间进行以形成该非晶硅层。6.如权利要求1所述的方法，其中该非晶硅层的厚度为7.如权利要求1所述的方法，其中该绝缘层以一可流动式化学气相沉积制作工艺填充该些间隙。8.如权利要求1所述的方法，其中形成该绝缘层和填满该些间隙的步骤还包括：进行一致密化制作工艺以固化和强化该绝缘层。9.如权利要求8所述的方法，其中该致密化制作工艺以一蒸气退火方式执行。10.如权利要求1所述的方法，还包括：形成一氧化物衬垫于该硅基板上以覆盖该些突出部和该些间隙的表面，其中该含氮层形成于该氧化物衬垫上以形成该氮化物衬垫。11.如权利要求10所述的方法，其中该含氮层包括至少沿着该...

【专利技术属性】
技术研发人员：黄秉纬，林耿任，林宜慧，王俞仁，
申请(专利权)人：联华电子股份有限公司，
类型：发明
国别省市：中国台湾;71