【技术实现步骤摘要】
【国外来华专利技术】相关申请案本申请案主张2014年3月17日申请的标题为“图像传感器、检验系统及检验物件的方法(AN IMAGE SENSOR,AN INSPECTION SYSTEM AND A METHOD OF INSPECTING AN ARTICLE)”且以引用的方式并入本文中的第61/954,328号美国临时专利申请案的优先权。本申请案涉及以下专利申请案:由布朗(Brown)等人在2014年5月8日申请的标题为“低噪声传感器及使用低噪声传感器的检验系统(Low-Noise Sensor And An Inspection System Using A Low-Noise Sensor)”的序列号为14/273,424的美国专利申请案;由阿姆斯特朗(Armstrong)等人在2007年5月25日申请的标题为“使用背侧照明线性传感器的检验系统(Inspection System Using Back Side Illuminated Linear Sensor)”的第11/805,907号美国专利申请案;由布朗等人在2012年2月1日申请的标题为“高密度数字化器(High-density digitizer)”的第13/364,308号美国专利申请案;由布朗等人在2013年12月4日申请的标题为“用于使用脉冲照明的移动图像的高速获取的方法及设备(Method and apparatus for high-speed acquisition of moving images using pulsed illumination)”的第14/096,911号美国专利申请案; ...
【技术保护点】
一种背面照明雪崩传感器,其包括:外延硅层;薄型高度掺杂p型层、n型掺杂层及硼层,其安置于所述外延硅层的光敏表面上;及电路,其形成于所述外延硅层的相对表面上,其中所述外延硅层包括具有小于每立方厘米(cm‑3)2×1013掺杂剂原子的本征硅及p型掺杂硅中的一者,其中所述电路包括n型掺杂掩埋沟道,其中至少一些所述电路是在具有大于1016掺杂剂原子cm‑3的掺杂剂浓度的接地p+阱中制造,其中所述薄型高度掺杂p型层包括具有大于5×1018掺杂剂原子cm‑3的掺杂剂浓度及小于50nm的厚度的p型掺杂硅,且其中所述n型掺杂层包括具有介于5×1015掺杂剂原子cm‑3与1017掺杂剂原子cm‑3之间的掺杂剂浓度及介于1μm与5μm之间的厚度的n型掺杂硅。
【技术特征摘要】
【国外来华专利技术】2014.03.17 US 61/954,328;2015.03.10 US 14/643,1481.一种背面照明雪崩传感器,其包括:外延硅层;薄型高度掺杂p型层、n型掺杂层及硼层,其安置于所述外延硅层的光敏表面上;及电路,其形成于所述外延硅层的相对表面上,其中所述外延硅层包括具有小于每立方厘米(cm-3)2×1013掺杂剂原子的本征硅及p型掺杂硅中的一者,其中所述电路包括n型掺杂掩埋沟道,其中至少一些所述电路是在具有大于1016掺杂剂原子cm-3的掺杂剂浓度的接地p+阱中制造,其中所述薄型高度掺杂p型层包括具有大于5×1018掺杂剂原子cm-3的掺杂剂浓度及小于50nm的厚度的p型掺杂硅,且其中所述n型掺杂层包括具有介于5×1015掺杂剂原子cm-3与1017掺杂剂原子cm-3之间的掺杂剂浓度及介于1μm与5μm之间的厚度的n型掺杂硅。2.根据权利要求1所述的传感器,其中所述硼层包括具有在2nm到6nm范围中的厚度的纯硼,且其中所述传感器进一步包括安置于所述硼层上的一或多个抗反射层。3.根据权利要求1所述的传感器,其中所述传感器进一步包括用于维持所述硼层相对于所述外延层的所述相对表面处于介于-10V与-400V之间的负电势的构件。4.根据权利要求1所述的传感器,其中所述电路包括CMOS图像电路、CCD电路及双极型晶体管中的至少一者。5.根据权利要求1所述的传感器,其中所述传感器包括线性阵列传感器。6.根据权利要求1所述的传感器,其中所述传感器包括二维像素阵列。7.根据权利要求6所述的传感器,其中每一像素包括电路,所述电路包含经配置用于电荷/电压转换的浮动扩散区域。8.一种用于检验样本的系统,所述系统包括:照明源,其包括用于照明所述样本的UV激光;图像中继光学装置,其经配置以在所述样本的光输出对应于第一通道时将所述光输出、所述样本的反射或透射引导到第一通道图像模式中继器,且在所述光输出对应于第二通道时,将所述光输出、所述样本的反射或透射引导到第二通道图像模式中继器;以及传感器,其经配置以接收所述第一通道图像模式中继器及所述第二通道图像模式中继器的中继器输出,其中所述传感器包括:外延硅层,其包括具有小于2×1013掺杂剂原子cm-3的掺杂浓度的本征硅及p型掺杂硅中的一者;所述外延层的光敏表面上的纯硼涂层;及形成于所述外延层的相对表面上的电路,所述电路包括n型掺杂掩埋沟道,且此外其中至少一些所述电路是在具有大于1016掺杂剂原子cm-3的掺杂剂浓度的接地p+阱中制造,且其中所述系统进一步包含电压源,所述电压源经配置以维持所述硼表面相对于所述相对表面处于介于-10V与-400V之间的负电势。9.根据权利要求8所述的系统,其中所述传感器进一步包括经涂覆到所述纯硼涂层的所述表面的抗反射涂层。10.根据权利要求8所述的系统,其中所述传感器进一步包括邻近于所述纯硼涂层的n型掺杂层,所述n型掺杂层具有介于1μm与5μm之间的厚度,且包括具有介于5×1015掺杂剂原子cm-3与1017掺杂剂原子cm-3之间的掺杂剂浓度的n型掺杂硅。11.根据权利要求8所述的系统,其中所述电路是使用CMOS、CCD或双极技术中的至少一者来制造。12.一种表面检验设备,其包括:照明系统,其经配置以相对于表面以非法向入射角产生UV、DUV或VUV激光辐射的经聚焦光束,以大体上在所述经聚焦光束的入射平面中于所述表面上形成照明线,其中所述入射平面由所述经聚焦光束及通过所述经聚焦光束且垂直于所述表面的方向界定;收集系统,其经配置以使所述照明线成像,其中所述收集系统包括:成像透镜,其用于收集从包括所述照明线的所述表面的区域散射的光;聚焦透镜,其用于使所述经收集的光聚焦;及传感器,其包括光敏元件阵列,其中所述光敏元件阵列的每一光敏元件经配置以检测所述照明线的放大图像的对应部分,其中所述传感器包括:外延硅层,其包括具有小于2×1013掺杂剂原子cm-3的掺杂浓度的本征硅及p型掺杂硅中的一者;所述外延层的光敏表面上的纯硼涂层;及形成于所述外延层的相对表面上的电路,所述电路包括n型掺杂掩埋沟道,且此外其中至少一些所述电路是在具有大于1016掺杂剂原子cm-3的掺杂剂浓度的接地p+阱中制造,且其中所述照明系统进一步包含电压源,所述电压源经配置以维持所述硼表面相对于所述相对表面处于介于-10V与-400V之间的负电势。13.一种晶片...
【专利技术属性】
技术研发人员:勇霍·亚历克斯·庄,张璟璟,约翰·费尔登,
申请(专利权)人:科磊股份有限公司,
类型:发明
国别省市:美国;US
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。