化合物半导体器件及其制造方法技术

一种化合物半导体器件及其制造方法，该器件包括：衬底；电子渡越层，形成在衬底的上方；电子供应层，形成在电子渡越层的上方；以及缓冲层，形成在衬底与电子渡越层之间且包括AlxGa1‑xN(0≤x≤1)，其中，x值表示沿缓冲层的厚度方向的多个最大值和多个最小值，所述x值沿所述缓冲层的任意厚度方向连续变化，并且在缓冲层中具有1nm厚度的任何区域中x的变化为0.5或更小。本发明专利技术具有良好的结晶度。

【技术实现步骤摘要】
本申请是申请日为2011年12月2日、申请号为201110402804.0、专利技术名称为“化合物半导体器件及其制造方法”的专利技术专利申请的分案申请。相关申请的交叉引用本申请基于在2010年12月2日提交的申请号为2010-269714的在先日本专利申请并要求该申请的优先权，其全部内容通过引用的方式并入此处。
本专利技术涉及一种化合物半导体器件及器件的制造方法。
技术介绍
在衬底上方形成有作为电子渡越层的GaN层以及形成有AlGaN层的电子器件(化合物半导体器件)近来取得了积极的发展。这种化合物半导体器件中的一种是GaN高电子迁移率晶体管(HEMT)。将GaN HEMT用作电压源逆变器的开关能够减小导通电阻以及增大耐受电压。当与Si晶体管进行比较时，其也能够减小待机功耗以及增大工作频率。由于这些原因，其能够减小逆变器的开关损耗和功耗。另外，当与具有相似性能的Si晶体管进行比较时，其还能够减小尺寸。在GaN层用作电子渡越层以及AlGaN层用作电子供应层的GaN HEMT中，由于AlGaN与GaN之间的晶格常数不同而在AlGaN上产生应变。由于这个原因，发生了压电极化并且获得了高浓度的二维电子气(2DEG)。因此，这种GaN HEMT被应用于高输出电源器件。然而，难以生产具有良好结晶度的GaN衬底。因此，通常通过异质外延生长而在Si衬底、蓝宝石衬底(sapphire substrate)或SiC衬底的上方形成GaN层和AlGaN层。尤其是，容易以低成本获得大直径和高质量的Si衬底。因此，对于在Si衬底上方生长有GaN层和AlGaN层的结构的研究有所增加。然而，GaN层/AlGaN层与Si衬底之间的热膨胀系数存在很大的不同。另一方面，GaN层和AlGaN层的外延生长需要高温处理。因此，在这种高温处理过程中，Si衬底会由于热膨胀系数不同而出现变形或裂痕。由热膨胀系数不同所引起的问题能够通过形成具有超晶格(superlattice)结构的缓冲层而得以抑制，其中具有不同组成的两个化合物半导体层交替堆叠在GaN层与AlGaN层之间。然而，在将超晶格结构用作缓冲层的现有化合物半导体器件中，电子渡越层以及在其上方形成的电子供应层难以获得良好的结晶度。相关技术的示例是未审查的日本专利申请公开第2007-258230号和第2010-245504号。
技术实现思路
为了解决现有技术的问题，根据本专利技术的一个方案，一种化合物半导体器件包括；衬底；电子渡越层，形成在衬底的上方；电子供应层，形成在电子渡越层的上方；以及缓冲层，形成在衬底与电子渡越层之间且包括AlxGa1-xN(0≤x≤1)，其中x值表示沿缓冲层的厚度方向的多个最大值和多个最小值，并且在缓冲层中具有1nm厚度的任何区域中x的变化为0.5或更小。根据本专利技术的另一个方案，一种化合物半导体器件的制造方法包括：在衬底的上方形成包括AlxGa1-xN(0≤x≤1)的缓冲层；在缓冲层的上方形成电子渡越层；以及在电子渡越层的上方形成电子供应层，其中x值表示沿缓冲层的厚度方向的多个最大值和多个最小值，并且在缓冲层中具有1nm厚度的任何区域中x的变化为0.5或更小。根据本专利技术的再一个方案，一种化合物半导体器件包括：衬底；电子渡越层，形成在所述衬底的上方；电子供应层，形成在所述电子渡越层的上方；以及缓冲层，形成在所述衬底与所述电子渡越层之间且包括AlxGa1-xN，其中0≤x≤1，其中x值表示沿所述缓冲层的厚度方向的多个最大值和多个最小值，所述x值沿所述缓冲层的任意厚度方向连续变化，以及在所述缓冲层中具有1nm厚度的任何区域中，所述x值的变化为0.5或更小。根据本专利技术的又一个方案，一种化合物半导体器件的制造方法包括：在衬底的上方形成包括AlxGa1-xN的缓冲层，其中0≤x≤1；在所述缓冲层的上方形成电子渡越层；以及在所述电子渡越层的上方形成电子供应层，其中x值表示沿所述缓冲层的厚度方向的多个最大值和多个最小值，所述x值沿所述缓冲层的任意厚度方向连续变化，以及在所述缓冲层中具有1nm厚度的任何区域中，所述x值的变化为0.5或更小。本专利技术具有良好的结晶度。本专利技术的目的和优点将至少通过权利要求中特别指出的元件、特征以及组合来实现和获得。应当理解，前述的大致描述和随后的详细描述都是示例性和说明性的，并不是对如同权利要求所要求保护的本专利技术的限制。附图说明图1A为示出根据第一实施例的GaN HEMT结构的剖视图；图1B为示出x值的分布的图表；图2A和图2B为示出x值的分布的图表；图3为示出参考示例中的x值的变化的图表；图4A和图4B为示出根据第二实施例的GaN HEMT结构的剖视图；图5A至图5D为示出x值的分布的图表；图6A至图6E为示出根据第二实施例的GaN HEMT的制造方法的剖视图；图7为示出第二实施例的变型的剖视图；图8为示出高输出放大器的外观的示意图；图9A和图9B为示出电源的示意图。具体实施方式本专利技术的专利技术者努力研究了在化合物半导体器件(其对缓冲层采用了超晶格结构)中的缓冲层上方形成的GaN层和AlGaN层难以获得优良结晶度的原因，结果发现如下情况。缓冲层中的两个相邻层之间的组成的强烈变化易于在两个层的界面附近产生微缺陷，晶面由于该微缺陷会受到损坏。然后，GaN层和AlGaN层的结晶度会被降低。下面将参照附图来具体说明实施例。首先，将说明第一实施例。图1A为示出根据第一实施例的GaN HEMT(化合物半导体器件)的结构的视图。如图1A所示，根据第一实施例，缓冲层2在衬底1的上方形成，电子渡越层3在缓冲层2的上方形成，以及电子供应层4在电子渡越层3的上方形成。以栅极5g夹在源极5s与漏极5d中间的方式，栅极5g、源极5s以及漏极5d在电子供应层4的上方形成。缓冲层2包含AlxGa1-xN(0≤x≤1)。如图1B所示，x值(Al组成)在缓冲层2的厚度上发生变化。在图1B中，横轴表示沿厚度方向从缓冲层2与衬底1之间的界面起的距离，纵轴表示x值。缓冲层2的厚度为d。在缓冲层2内的1nm厚度内的任意位置处，x的变化或△x为0.5或更小。x值的减小和增大是重复的。x的变化或△x优选为0.01或更大。当△x低于0.01时，可能难以抑制变形。因为在本实施例中设置有x值在其厚度上发生变化的缓冲层2，所以，即使衬底1与电子渡越层3或电子供应层4之间的热膨胀系数不同，这些层之间的热应变的不同也可由缓冲层2减小。因此，能够抑制由热膨胀系数不同所引起的变形或裂痕等。由于△x不高于0.5以及缓冲层2的组成的变化较缓和，从而在缓冲层2内不容易出现微缺陷。因此，使得电子渡越层3和电子供应层4具有良好的结晶度。如图2A所示，x值不需要在厚度上的每一处都发生变化，其可以在最大值区域和最小值区域保持不变。这种情况下，最大x值与最小x值之间的1nm区域中的△x1大于包括最大x峰值或最小x峰值的1nm区域中的△x2。因此，如果△x1不高于0.5，则能够获得预期的效果。如图2B所示，x值可以呈阶梯状变化。这种情况下，沿包括x值呈阶梯状变化的部分的厚度的、1nm区域中的变化△x3大于在其中x值保持不变的厚度上的1nm区域中的△x4。当变化△x3为0.5或更小时，能够获得预期的效果。即使x值呈阶梯状变化，然而在变化△x超过0.5本文档来自技高网...

【技术保护点】
一种化合物半导体器件，包括：衬底；电子渡越层，形成在所述衬底的上方；电子供应层，形成在所述电子渡越层的上方；以及缓冲层，形成在所述衬底与所述电子渡越层之间且包括AlxGa1‑xN，其中0≤x≤1，其中x值表示沿所述缓冲层的厚度方向的多个最大值和多个最小值，所述x值沿所述缓冲层的任意厚度方向连续变化，以及在所述缓冲层中具有1nm厚度的任何区域中，所述x值的变化为0.5或更小。

【技术特征摘要】
2010.12.02 JP 2010-2697141.一种化合物半导体器件，包括：衬底；电子渡越层，形成在所述衬底的上方；电子供应层，形成在所述电子渡越层的上方；以及缓冲层，形成在所述衬底与所述电子渡越层之间且包括AlxGa1-xN，其中0≤x≤1，其中x值表示沿所述缓冲层的厚度方向的多个最大值和多个最小值，所述x值沿所述缓冲层的任意厚度方向连续变化，以及在所述缓冲层中具有1nm厚度的任何区域中，所述x值的变化为0.5或更小。2.根据权利要求1所述的化合物半导体器件，其中在所述缓冲层中具有1nm厚度的任何区域中，所述x值的变化为0.01或更大。3.根据权利要求1所述的化合物半导体器件，其中在所述缓冲层的上表面处所述x值为最小值。4.根据权利要求1所述的化合物半导体器件，其中所述电子渡越层包括与所述缓冲层的上表面接触的GaN层。5.根据权利要求1所述的化合物半导体器件，其中所述x值的所述最大...

【专利技术属性】
技术研发人员：清水早苗，今西健治，山田敦史，宫岛豊生，
申请(专利权)人：富士通株式会社，
类型：发明
国别省市：日本;JP