基于自动晶圆测试台中的针孔载物平台制造技术

本实用新型专利技术公开了一种基于自动晶圆测试台中的针孔载物平台，所述针孔载物平台包括底座及固定安装于底座上的针孔平台，所述针孔平台的表面设有镀金层，所述针孔平台上设有若干针孔及顶针孔以增大针孔平台的表面与其上晶圆的接触面积。本实用新型专利技术提高了针孔载物平台的平整度，改变传统的晶圆与载物平台的吸附模式，降低针孔载物平台的电阻抗，提高了晶圆测试的良品率。

【技术实现步骤摘要】

本技术涉及半导体制造设备
，特别是涉及一种基于自动晶圆测试台中的针孔载物平台。
技术介绍
晶圆是指硅半导体集成电路制作所用的硅芯片，由于其形状为圆形，故称为晶圆。在硅芯片上可加工制作成各种电路组件结构，而成为有特定电性功能之IC产品。晶圆的原始材料是硅，而地壳表面有用之不竭的二氧化硅，二氧化硅矿石经由电弧炉提炼、盐酸氯化、并经蒸馏后，制成了高纯度的多晶硅，其纯度高达99.9999999%。经过多道先进工艺加工后，晶圆的表面集成了数以万计的芯片颗粒，每颗芯片有独立的功能，成为集成电路产品的初始状态—晶圆。金属氧化物半导体场效应晶体管（Metal-Oxide-Semiconductor Field-Effect Transistor， MOSFET）是一种可以广泛使用在模拟电路与数字电路的场效晶体管（field-effect transistor），是晶圆制作的一种形式。晶圆（Wafer）在制作完成后，需要检测芯片的各项性能指标，在整个检测过程中晶圆需要平整的固定在一个平面上即载物平台CHUCK，但是过去数十年来，MOSFET的尺寸不断地变小。早期的集成电路MOSFET制程里，通道长度约在几个微米（micrometer）的等级。但是到了今日的集成电路制程，这个参数已经缩小了几十倍甚至超过一百倍。2006年初，Intel开始以65纳米（nanometer）的技术来制造新一代的微处理器，实际的元件通道长度可能比这个数字还小一些。至90年代末，MOSFET尺寸不断缩小，让集成电路的效能大大提升。随着MOSFET尺寸的缩小，对于载物平台的平整度、接触性、电阻抗等各方面要求越来越高，目前的载物平台已经无法适应越来越小尺寸的MOSFET的测试要求。因此，针对上述技术问题，有必要提供一种基于自动晶圆测试台中的针孔载物平台。
技术实现思路
有鉴于此，本技术的目的在于提供一种针孔载物平台，解决了晶圆与针孔载物平台接触不良造成测试不良的问题。为了实现上述目的，本技术实施例提供的技术方案如下：一种基于自动晶圆测试台中的针孔载物平台，所述针孔载物平台包括底座及固定安装于底座上的针孔平台，所述针孔平台的表面设有镀金层，所述针孔平台上设有若干针孔及顶针孔以增大针孔平台的表面与其上晶圆的接触面积。作为本技术的进一步改进，所述针孔呈圆形和/或环形阵列分布。作为本技术的进一步改进，所述针孔的孔径为0.4mm~0.6mm。作为本技术的进一步改进，所述针孔的孔径为0.5mm。作为本技术的进一步改进，所述针孔平台的表面平整度在3um以内。作为本技术的进一步改进，所述针孔平台上设有三个呈正三边形分布的顶针孔。作为本技术的进一步改进，所述针孔平台的侧面设有若干针孔转接口和/或接线端子。作为本技术的进一步改进，所述针孔载物平台包括相互隔离的第一真空空间和第二真空空间。作为本技术的进一步改进，所述底座和针孔平台上对应设有若干相互配合的卡合部。本技术的有益效果是：本技术提高了针孔载物平台的平整度，改变传统的晶圆与载物平台的吸附模式，降低针孔载物平台的电阻抗，提高了晶圆测试的良品率。附图说明为了更清楚地说明本技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本技术中记载的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。图1为本技术一具体实施方式中针孔载物平台的立体结构示意图；图2为本技术一具体实施方式中针孔载物平台中底座的立体结构示意图；图3为本技术一具体实施方式中针孔载物平台的通槽结构示意图；图4为本技术一具体实施例中采用针孔载物平台进行MOSFET测试的原理图；图5为本技术中针孔载物平台的测试结构示意图；图6为图5中的局部放大示意图；图7为本技术一具体实施例中采用针孔载物平台进行6英寸晶圆测试的原理图；图8为图7中的局部放大示意图。具体实施方式为了使本
的人员更好地理解本技术中的技术方案，下面将结合本技术实施例中的附图，对本技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本技术一部分实施例，而不是全部的实施例。基于本技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本技术保护的范围。参图1、图2所示，本技术一具体实施方式中公开了一种基于自动晶圆测试台中的针孔载物平台，针孔载物平台包括底座2及固定安装于底座2上的针孔平台1，针孔平台1的表面设有镀金层（未图示），针孔平台1上设有若干针孔3及顶针孔7以增大针孔平台的表面与其上晶圆的接触面积，针孔平台1的侧面设有针孔转接口4、5以及接线端子6。本实施方式中的针孔3中间呈圆形阵列分布，外侧呈环形阵列分布，针孔的孔径为0.4mm~0.6mm，优选地，针孔的孔径为0.5mm。针孔平台1的表面平整度在3um以内。在针孔平台1上还设有三个呈正三边形分布的顶针孔。针孔载物平台在加工时，采用先进的加工工艺，首先进行打孔，针孔的孔径0.5mm，针孔平台的上表面精磨处理，保证平整度在3um以内，最后对针孔平台的表面进行镀金处理，形成镀金层。进一步地，底座2设有若干相互配合的卡合部10，针孔平台1上也对应设有若干卡合部（未图示），底座2上的卡合部10与针孔平台1上的卡合部（未图示）相互卡合，以进行固定，同时，将针孔载物平台隔离成第一真空空间8和第二真空空间9，以使针孔载物平台内形成若干通槽，通槽结构如图3所示，由于针孔的设置，使得通槽为非真空槽。晶圆测试的原理参图4所示，结合图5、图6所示，晶圆上包括若干阵列排布的芯片，将晶圆放置于本技术中的针孔载物平台上，即可对晶圆进行MOSFET测试。如图7、图8所示，本技术一具体实施例中，将6寸晶圆放置在针孔载物平台上后，晶圆上每个芯片的尺寸为500*500μm，针孔转接口4针孔接入真空，晶圆吸附在针孔载物平台上，接线端子6与晶圆电路导通，即可进行测试。由于本技术中设置了若干针孔，可使通槽与空气连通，晶圆上的每个芯片均能与针孔载物平台的表面接触，避免了测试不良的问题。应当理解的是，本技术中的针孔载物平台适用于4/5/6/8英寸的晶圆测试，不限于上述实施例中的6英寸晶圆。由以上技术方案可以看出，本技术提高了针孔载物平台的平整度，改变传统的晶圆与载物平台的吸附模式，降低针孔载物平台的电阻抗，提高了晶圆测试的良品率。对于本领域技术人员而言，显然本技术不限于上述示范性实施例的细节，而且在不背离本技术的精神或基本特征的情况下，能够以其他的具体形式实现本技术。因此，无论从哪一点来看，均应将实施例看作是示范性的，而且是非限制性的，本技术的范围由所附权利要求而不是上述说明限定，因此旨在将落在权利要求的等同要件的含义和范围内的所有变化囊括在本技术内。不应将权利要求中的任何附图标记视为限制所涉及的权利要求。此外，应当理解，虽然本说明书按照实施方式加以描述，但并非每个实施方式仅包含一个独立的技术方案，说明书的这种叙述方式仅仅是为清本文档来自技高网...

【技术保护点】
一种基于自动晶圆测试台中的针孔载物平台，其特征在于，所述针孔载物平台包括底座及固定安装于底座上的针孔平台，所述针孔平台的表面设有镀金层，所述针孔平台上设有若干针孔及顶针孔以增大针孔平台的表面与其上晶圆的接触面积。

【技术特征摘要】
1.一种基于自动晶圆测试台中的针孔载物平台，其特征在于，所述针孔载物平台包括底座及固定安装于底座上的针孔平台，所述针孔平台的表面设有镀金层，所述针孔平台上设有若干针孔及顶针孔以增大针孔平台的表面与其上晶圆的接触面积。2.根据权利要求1所述的基于自动晶圆测试台中的针孔载物平台，其特征在于，所述针孔呈圆形和/或环形阵列分布。3.根据权利要求2所述的基于自动晶圆测试台中的针孔载物平台，其特征在于，所述针孔的孔径为0.4mm~0.6mm。4.根据权利要求3所述的基于自动晶圆测试台中的针孔载物平台，其特征在于，所述针孔的孔径为0.5mm。5.根据权利要求1所述的基于自动...

【专利技术属性】
技术研发人员：肖宇，岳湘，朱飞，
申请(专利权)人：域凯电子科技无锡有限公司，
类型：新型
国别省市：江苏;32