一种半导体芯片封装结构制造技术

本实用新型专利技术提供一种半导体芯片封装结构，包括引线框架，其上配置有基岛、若干个导脚；晶粒，其主体固定在基岛上，其功能区通过键合丝与导脚电性连接；封装体，其塑封引线框架和晶粒；基岛具有彼此隔断的第一基岛和第二基岛，第一基岛小于第二基岛，导脚具有宽度不等的第一导脚和第二导脚，第一导脚的宽度小于第二导脚，第二导脚与位于第二基岛上的晶粒通过键合丝电性连接。通过设计相对于第一导脚超宽的第二导脚，以及大面积的第二基岛，将晶粒的散热功能区安装在第二基岛上，第二导脚与第二基岛上的晶粒电性连接，以此来提高芯片的散热效果；功率密度大，相同体积的情况下能够承载更大的工作功率，相同工作功率需求的情况下能够缩小芯片的体积。

【技术实现步骤摘要】

本技术属于半导体封装
，具体涉及一种半导体芯片封装结构。
技术介绍
现今，芯片散热已经成为芯片设计的瓶颈之一，对于芯片散热，除了利用硬件(散热器)来实现以外，芯片本身的设计也会对散热产生明显影响。现有设计通常采用以下三种方法来提高芯片本身的散热效果：1、在芯片的上表面上加散热盖；2、增加芯片引脚之间的间距；3、增加基岛的面积。上述的三种方法的采用确实能够对芯片本身的散热起到作用，但是三者的一个共同特点是以牺牲芯片的体积为代价来换得散热效果的些许提高，现有的半导体芯片在小体积和大功率使用需求的今天仍需要进行技术创新，尤其是目前充电5分钟使用2小时的电源快充领域尤为迫切。
技术实现思路
为解决上述技术问题，本技术提供了一种半导体芯片封装结构，在小幅度增加芯片体积的情况下大幅度的提高芯片的散热效率，体积小，功率密度大。为达到上述目的，本技术的技术方案如下：一种半导体芯片封装结构，包括，引线框架，其上配置有基岛、和若干个导脚；晶粒，其主体固定在所述基岛上，其功能区通过键合丝与所述导脚电性连接；封装体，其塑封所述引线框架和晶粒，其特征在于：所述基岛具有彼此隔断的第一基岛和第二基岛，所述第一基岛小于第二基岛，所述导脚具有第一导脚和第二导脚。本技术一个较佳实施例中，进一步包括所述第一导脚和第二导脚的宽度不等，所述第一导脚的宽度小于第二导脚的宽度，所述第二导脚与位于第二基岛上的晶粒通过键合丝电性连接。本技术一个较佳实施例中，进一步包括所述第一导脚和第二导脚的宽度相同，所述第二导脚与位于第一基岛上的晶粒通过键合丝电性连接。本技术一个较佳实施例中，进一步包括所述第二导脚设置在引线框架侧边的端部。本技术一个较佳实施例中，进一步包括所述第一导脚为间隔均匀排布的若干个，所述第二导脚为一个，两两所述第一导脚之间的距离小于第二导脚和与之相邻的第一导脚之间的距离。本技术一个较佳实施例中，进一步包括所述第二导脚的宽度为第一导脚宽度的7-10倍。本技术一个较佳实施例中，进一步包括所述第二导脚和与之相邻的第一导脚之间的距离为两两所述第一导脚之间距离的1.5-3倍。本技术的有益效果是:1、本技术的半导体芯片封装结构，其第一种实现方式通过设计相对于第一导脚超宽的第二导脚，以及大面积的第二基岛，将晶粒的散热功能区安装在第二基岛上，第二导脚与第二基岛上的晶粒电性连接，以此来提高芯片的散热效果；功率密度大，相同体积的情况下能够承载更大的工作功率，相同工作功率需求的情况下能够缩小芯片的体积。2、其第二种实现方式，通过加宽设计第二导脚和与之相邻的第一导脚之间的间距，以及大面积的第二基岛，将晶粒的散热功能区安装在第二基岛上，同样具有提高芯片散热效果的作用。附图说明为了更清楚地说明本技术实施例技术中的技术方案，下面将对实施例技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。图1是第一实施例中第一种封装体的结构示意图；图2是第一实施例中第二种封装体的结构示意图；图3是第一实施例中第三种封装体的结构示意图；图4是第一实施例中第四种封装体的结构示意图；图5是第二实施例中第一种封装体的结构示意图；图6是第二实施例中第二种封装体的结构示意图；图7是图1所示封装体的引线框架结构示意图。其中：2-引线框架，3-封装体，4-第一基岛，6-第二基岛，8-第一导脚，10-第二导脚。具体实施方式下面将结合本技术实施例中的附图，对本技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本技术一部分实施例，而不是全部的实施例。基于本技术中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本技术保护的范围。实施例一如图1-4、7所示，本实施例中公开了一种半导体芯片封装结构，包括引线框架2、制作有半导体集成电路的晶粒和塑封引线框架2和晶粒的封装体3，引线框架2上设有基岛和若干个导脚，晶粒的主体固定在基岛上，晶粒的功能区(也就是集成电路)通过键合丝与导脚电性连接。本技术优选实施例中基岛具有彼此隔断的第一基岛4和第二基岛6，第一基岛4小于第二基岛6，以及优选的导脚具有宽度不等的第一导脚8和第二导脚10，第一导脚8的宽度小于第二导脚10的宽度，第二导脚10与位于所述第二基岛6上的晶粒通过键合丝电性连接。将晶粒的散热功能区安装在第二基岛6上，大面积的第二基岛6利于散热，第二导脚10的宽度为第一导脚8宽度的7-10倍，优选第一导脚8的宽度为0.4,mm，第二导脚10的宽度为3.7mm，超宽的第二导脚10与位于第二基岛6上的晶粒电性连接后，大大提高芯片的功率密度，较
之传统的芯片封装，相同体积的情况下能够承载更大的工作功率，相同工作功率需求的情况下能够缩小芯片的体积，在半导体芯片领域具有创造性的意义。如图1-2所示，本技术的芯片封装为方形结构，导脚分布在左右两侧，第一基岛4和第二基岛6位于引线框架2的中间部位，且上、下位设置，本实施例中优选由八个第一引脚8和一个第二引脚10组成本技术的芯片封装，九个引脚优选采用以下两种排布方式：如图1所示的第一种排布方式：其中的六个第一引脚8分布在左侧，封装后分别形成芯片的第一Pin脚、第二Pin脚、第三Pin脚、第四Pin脚、第五Pin脚、第六Pin脚；另外两个第一引脚8分布在右侧，封装后形成芯片的第八Pin脚、第九Pin脚；第二引脚10分布在右侧，封装后形成芯片的第七Pin脚。如图2所示的第二种排布方式：其中两个第一引脚8分布在左侧，封装后形成芯片的第一Pin脚、第二Pin脚；第二引脚10分布在左侧，封装后形成芯片的第三Pin脚；其它的六个第一引脚8分布右侧，封装后依次形成芯片的第四Pin脚、第五Pin脚、第六Pin脚、第七Pin脚、第八Pin脚、第九Pin脚。本实施例中还优选由七个第一引脚8和一个第二引脚10组成本技术的芯片封装，八个引脚优选采用以下两种排布方式：如图3所示的第一种排布方式：其中的六个第一引脚8分布在左侧，封装后分别形成芯片的第一Pin脚、第二Pin脚、第三Pin脚、第四Pin脚、第五Pin脚、第六Pin脚；第二引脚10分布在右侧，封装后形成芯片的第七Pin脚；另外一个第一引脚8分布在右侧，封装后形成芯片的第八Pin脚。如图4所示的第二种排布方式：其中一个第一引脚8排布在左侧，封装后形成芯片的第一Pin脚；第二引脚10排布在左侧，封装后形成芯片的第二Pin脚；另外的六个第一引脚8依次排布在右侧，封装后分别形成芯片的第三Pin脚、第四Pin脚、第五Pin脚、第六Pin脚、第七Pin脚、第八Pin脚。以上均将第二导脚10分布在封装侧边的端部，相较于其它的部位具有更好的散热效果。以上的两两第一导脚8之间间隔的距离相等，第二导脚10和与其相邻的第一导脚8之间的间距为两两第一导脚8之间距离的1.5-3倍，本技术优选两两第一导脚8之间间隔的距离为0.8mm、第二导脚10和与其相邻的第一导脚8之间的间距1.5mm，增加第二导脚10与第一导脚8之间间隔的距离能本文档来自技高网...

【技术保护点】
一种半导体芯片封装结构，包括，引线框架，其上配置有基岛、和若干个导脚；晶粒，其主体固定在所述基岛上，其功能区通过键合丝与所述导脚电性连接；封装体，其塑封所述引线框架和晶粒，其特征在于：所述基岛具有彼此隔断的第一基岛和第二基岛，所述第一基岛小于第二基岛，所述导脚具有第一导脚和第二导脚。

【技术特征摘要】
1.一种半导体芯片封装结构，包括，引线框架，其上配置有基岛、和若干个导脚；晶粒，其主体固定在所述基岛上，其功能区通过键合丝与所述导脚电性连接；封装体，其塑封所述引线框架和晶粒，其特征在于：所述基岛具有彼此隔断的第一基岛和第二基岛，所述第一基岛小于第二基岛，所述导脚具有第一导脚和第二导脚。2.根据权利要求1所述的一种半导体芯片封装结构，其特征在于：所述第一导脚和第二导脚的宽度不等，所述第一导脚的宽度小于第二导脚的宽度，所述第二导脚与位于第二基岛上的晶粒通过键合丝电性连接。3.根据权利要求1所述的一种半导体芯片封装结构，其特征在于：所述第一导脚和第二导脚的宽度相同，所述第二导脚...

【专利技术属性】
技术研发人员：刘万乐，张丹，李赛男，
申请(专利权)人：苏州美思迪赛半导体技术有限公司，
类型：新型
国别省市：江苏;32