一种针对多协议快充芯片的FPGA数字设计验证平台制造技术

本发明专利技术公开了一种针对多协议快充芯片的FPGA数字设计验证平台，其包括：电流放大模块对输出电流采样并放大，生成放大输出电流；检测模块根据放大输出电流，结合对待充电设备端口的电压检测，生成待充电设备的电流信号和电压信号；FPGA数据处理模块根据电压信号或电流信号，与待充电设备通信，解析出快充协议类型，生成基准电压或最大电流；比较模块生成电流比较结果或电压比较结果；隔离模块根据电流比较结果或电压比较结果，生成调节信号；调节模块调节输出电流或输出电压，使得调节后的输出电流或输出电压与快充协议类型相适配。此验证平台验证速度快，且结果可靠，可以缩短芯片的开发周期，提高芯片流片成功率。提高芯片流片成功率。提高芯片流片成功率。

【技术实现步骤摘要】
一种针对多协议快充芯片的FPGA数字设计验证平台


[0001]本专利技术涉及电子电路
，尤其是涉及一种针对多协议快充芯片的FPGA数字设计验证平台。

技术介绍

[0002]随着电子设备性能的不断提升以及人们对于电子设备依赖性的增强，人们对电子设备充电速度的要求也越来越高，近年来快充协议发展迅速，市场上不断涌现出新的快充协议，而且同一快充协议版本也有较快的迭代和调节，至今出现的快充协议类型有：MTK协议、QC协议、PD协议、PPS协议、FCP协议、AFC协议和VOOC协议等，对于电源适配器厂商来说，开发出能够识别和支持多种类型的快充协议的电源适配器是发展趋势，其中，多协议快充芯片的开发又是电源适配器开发中比较重要的一环。
[0003]在芯片的设计开发过程中，往往需要对其数字设计进行验证，即通过模拟芯片的功能和应用环境，验证芯片的整体功能和性能能否达到预期效果。随着电源适配器支持的快充协议类型越来越多，该多协议快充芯片内部的数据处理方式相应的也会越来越复杂，因此针对多协议快充芯片的数字设计验证时，需要一种验证速度快、验证结果可靠的验证平台，以缩短多协议快充芯片的开发周期，提高芯片的流片成功率。

技术实现思路

[0004]为了缩短多协议快充芯片的开发周期以及提高芯片的流片成功率，本申请提供一种针对多协议快充芯片的FPGA数字设计验证平台。
[0005]本申请提供一种针对多协议快充芯片的FPGA数字设计验证平台，采用如下的技术方案：一种针对多协议快充芯片的FPGA数字设计验证平台，所述验证平台与待充电设备连接，所述验证平台包括：电流放大模块、检测模块、FPGA数据处理模块、比较模块、隔离模块、调节模块、变压器T；电流放大模块，用于对所述变压器T副边的输出电流I
OUT
采样并放大，生成放大输出电流EN
‑
I
OUT
；检测模块，用于接收所述放大输出电流EN
‑
I
OUT
，生成待充电设备的电流信号；还用于检测所述待充电设备端口的电压值，生成待充电设备的电压信号；FPGA数据处理模块，用于接收所述待充电设备的电压信号或电流信号，并通过所述检测模块与待充电设备通信，解析出待充电设备的快充协议类型，生成与所述快充协议类型适配的基准电压CV
‑
REF或最大电流CC
‑
REF；比较模块，用于接收所述放大输出电流EN
‑
I
OUT
、基准电压CV
‑
REF和最大电流CC
‑
REF，并获取变压器T副边的输出电压V
OUT
；并根据所述最大电流CC
‑
REF值、放大输出电流EN
‑
I
OUT
值、基准电压CV
‑
REF值、输出电压V
OUT
值，生成电流比较结果I
result
或电压比较结果
V
result
；隔离模块，用于接收所述电流比较结果I
result
或电压比较结果V
result
，根据所述电流比较结果I
result
或电压比较结果V
result
生成调节信号；调节模块，用于接收所述调节信号，根据所述调节信号调节输出电流I
OUT
值或输出电压V
OUT
值，使得调节后的输出电流I
OUT
或输出电压V
OUT
与待充电设备的快充协议类型相适配。
[0006]通过采用上述技术方案，本验证平台以FPGA数字处理模块为中心，通过FPGA数字处理模块获取检测模块输出的电压信号和电流信号，解析即可得到待充电设备的快充协议类型，再通过调节模块使输出电压和输出电流与待充电设备相匹配，即可实现对待充电设备的快充操作。本验证平台的处理逻辑清晰，且FPGA数字处理模块处理速度快，因此验证速度快，可以缩短多协议快充芯片的开发周期；同时FPGA数字处理模块支持多次编程的修改，验证结果的可靠性高，提高了芯片的流片成功率。
[0007]在一个具体的可实施方案中，所述验证平台还包括AD模块，所述电流放大模块对所述调节后的输出电流I
OUT
采样并放大，生成调节后的放大输出电流EN
‑
I
OUT
；所述AD模块接收所述调节后的放大输出电流EN
‑
I
OUT
，并获取调节后的输出电压V
OUT
，并将调节后的放大输出电流EN
‑
I
OUT
和调节后的输出电压V
OUT
转换为数字信号，输出至所述FPGA数据处理模块；所述FPGA数据处理模块根据所述调节后的放大输出电流EN
‑
I
OUT
、调节后的输出电压V
OUT
解析得到当前输出电压值和电流值，并通过检测模块将所述当前输出电压值和电流值反馈至待充电设备。
[0008]通过采用上述技术方案，将当前输出电压值和电流值反馈至待充电设备，便于待充电设备根据当前输出电压值和电流值，相应做出调整，避免当前输出电压值和电流值与待充电设备的需求偏差过大，影响待充电设备电池的使用寿命。
[0009]在一个具体的可实施方案中，所述检测模块包括D+/D
‑
检测电路、CC线检测电路、输出电流检测电路和切换电路；所述D+/D
‑
检测电路用于检测待充电设备D+端口和D
‑
端口的电压值；所述CC线检测电路用于检测待充电设备CC1端口或CC2端口的电压值；所述输出电流检测电路用于检测所述输出电流I
OUT
值；所述切换电路用于输出不同的电压值至待充电设备的D+端口和D
‑
端口。
[0010]通过采用上述技术方案，通过对待充电设备多个端口的电压值进行检测，以及对输出电流I
OUT
的检测，再利用切换电路输出电压值的变化，使FPGA数据处理模块与待充电设备进行多次通信，提高FPGA数据处理模块对待充电设备的快充协议类型判断的准确性。
[0011]在一个具体的可实施方案中，所述CC线检测电路包括第一比较器和第二比较器，所述第一比较器和第二比较器的同相输入端均与待充电设备的CC1端口或CC2端口连接；所述第一比较器的同相输入端的电压值由第一使能开关组控制，所述第一使能开关组包括多路并联的使能开关，每一路中的使能开关与一电流源串联；所述第一比较器的反相输入端的电压值由第二使能开关组控制，所述第二使能开关组由多路使能开关组成，每一路中的使能开关配置对应的电压；所述第二比较器的同相输入端的电压值由第三使能开关组控制，所述第三使能开关组包括多路并联的使能开关，每一路中的使能开关与一电流源串联；所述第二比较器的反相输入端的电压值由第四使能开关组控制，本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种针对多协议快充芯片的FPGA数字设计验证平台，所述验证平台与待充电设备连接，其特征在于，所述验证平台包括：电流放大模块(1)、检测模块(2)、FPGA数据处理模块(3)、比较模块(4)、隔离模块(5)、调节模块(6)、变压器T；电流放大模块(1)，用于对所述变压器T副边的输出电流I
OUT
采样并放大，生成放大输出电流EN
‑
I
OUT
；检测模块(2)，用于接收所述放大输出电流EN
‑
I
OUT
，生成待充电设备的电流信号；还用于检测所述待充电设备端口的电压值，生成待充电设备的电压信号；FPGA数据处理模块(3)，用于接收所述待充电设备的电压信号或电流信号，并通过所述检测模块(2)与待充电设备通信，解析出待充电设备的快充协议类型，生成与所述快充协议类型适配的基准电压CV
‑
REF或最大电流CC
‑
REF；比较模块(4)，用于接收所述放大输出电流EN
‑
I
OUT
、基准电压CV
‑
REF和最大电流CC
‑
REF，并获取变压器T副边的输出电压V
OUT
；并根据所述最大电流CC
‑
REF值、放大输出电流EN
‑
I
OUT
值、基准电压CV
‑
REF值、输出电压V
OUT
值，生成电流比较结果I
result
或电压比较结果V
result
；隔离模块(5)，用于接收所述电流比较结果I
result
或电压比较结果V
result
，根据所述电流比较结果I
result
或电压比较结果V
result
生成调节信号；调节模块(6)，用于接收所述调节信号，根据所述调节信号调节输出电流I
OUT
值或输出电压V
OUT
值，使得调节后的输出电流I
OUT
或输出电压V
OUT
与待充电设备的快充协议类型相适配。2.根据权利要求1所述的一种针对多协议快充芯片的FPGA数字设计验证平台，其特征在于：所述验证平台还包括AD模块(7)，所述电流放大模块(1)对所述调节后的输出电流I
OUT
采样并放大，生成调节后的放大输出电流EN
‑
I
OUT
；所述AD模块(7)接收所述调节后的放大输出电流EN
‑
I
OUT
，并获取调节后的输出电压V
OUT
，并将调节后的放大输出电流EN
‑
I
OUT
和调节后的输出电压V
OUT
转换为数字信号，输出至所述FPGA数据处理模块(3)；所述FPGA数据处理模块(3)根据所述调节后的放大输出电流EN
‑
I
OUT
、调节后的输出电压V
OUT
...

【专利技术属性】
技术研发人员：聂肖志，张俊杰，
申请(专利权)人：苏州美思迪赛半导体技术有限公司，
类型：发明
国别省市：