本发明专利技术公开了一种TFT阵列基板及其制作方法、液晶显示装置，该TFT阵列基板包括基板以及设置于基板上的TFT；TFT包括半导体层以及设置于半导体层上的源极和漏极，其中，半导体层与源极和/或漏极的接触面呈凹凸结构。通过上述方式，本发明专利技术能够减小半导体层和金属层之间的接触电阻，提高TFT器件的电学特性。
【技术实现步骤摘要】
本专利技术涉及显示
，特别是涉及一种TFT阵列基板及其制作方法、液晶显示装置。
技术介绍
TFT(Thin Film Transistor)是薄膜晶体管的缩写。TFT是指液晶显示器上的每一液晶像素点都是由集成在其后的薄膜晶体管来驱动，从而可以做到高速度高亮度高对比度显示屏幕信息，TFT-LCD(薄膜晶体管液晶显示器)是多数液晶显示器的一种。在TFT的制备过程中，M2(源/漏极所在的金属层)和A-Si(非晶硅)的接触界面处理是其中非常重要的一环，因为金属和A-Si存在势能差，易形成肖特基接触。但是TFT器件需要电学接触，并且这种接触必须是低阻的而不是整流的。为此，常常需对半导体进行掺杂，使M2和A-Si形成欧姆接触，但是即使是对A-Si进行了P掺杂，金属和半导体的阻值仍然很大。
技术实现思路
本专利技术主要解决的技术问题是提供一种TFT阵列基板及其制作方法、液晶显示装置，能够减小半导体层和金属层之间的接触电阻，提高TFT器件的电学特性。为解决上述技术问题，本专利技术采用的一个技术方案是：提供一种TFT阵列基板，该TFT阵列基板包括基板以及设置于基板上的TFT；TFT包括半导体层以及设置于半导体层上的源极和漏极，其中，半导体层与源极和/或漏极的接触面呈凹凸结构。其中，半导体层与源极和漏极的接触面包括多条相交的凹槽。其中，多条相交的凹槽包括多条第一方向延伸的凹槽以及多条第二方向延伸的凹槽，其中，第一方向延伸的凹槽和第二方向延伸的凹槽相互交错。其中，半导体层与源极和漏极的接触面包括多个不相交的凹孔。其中，半导体层是经过掺杂的非晶硅层。其中，半导体层是IGZO。其中，TFT包括依次设置于基板上的栅极、栅极绝缘层、半导体层以及源漏层，其中，源漏层包括源极和漏极。为解决上述技术问题，本专利技术采用的另一个技术方案是：提供一种TFT阵列基板的制作方法，该方法包括：提供一基板；在基板上依次形成栅极、栅极绝缘层、半导体层；在半导体层的上表面制作凹凸状结构；在半导体层上形成源极和漏极。其中，在半导体层的上表面制作凹凸状结构，包括：在半导体层的上表面通过压印、激光加工或光刻制作凹凸状结构。为解决上述技术问题，本专利技术采用的另一个技术方案是：提供一种液晶显示装置，该液晶显示装置包括显示面板和背光，显示面板包括TFT阵列基板、彩膜基板以及之间的液晶层，其中，TFT阵列基板包括基板以及设置于基板上的TFT；TFT包括半导体层以及设置于半导体层上的源极和漏极，其中，半导体层与源极和/或漏极的接触面呈凹凸结构。其中，半导体层与源极和漏极的接触面包括多条相交的凹槽。其中，多条相交的凹槽包括多条第一方向延伸的凹槽以及多条第二方向延伸的凹槽，其中，第一方向延伸的凹槽和第二方向延伸的凹槽相互交错。其中，半导体层与源极和漏极的接触面包括多个不相交的凹孔。其中，半导体层是经过掺杂的非晶硅层。其中，半导体层是IGZO。其中，TFT包括依次设置于基板上的栅极、栅极绝缘层、半导体层以及源漏层，其中，源漏层包括源极和漏极。本专利技术的有益效果是：区别于现有技术的情况，本专利技术的TFT阵列
基板包括基板以及设置于基板上的TFT；TFT包括半导体层以及设置于半导体层上的源极和漏极，其中，半导体层与源极和/或漏极的接触面呈凹凸结构。通过上述方式，能够增加半导体层和金属层(源漏层)的接触面积，减小金属层与沟道之间的距离，从而减小半导体层和金属层之间的接触电阻，降低了半导体表面的肖特基势垒，提高了TFT器件的电学特性。附图说明图1是本专利技术TFT阵列基板一实施方式的结构示意图；图2是本专利技术TFT阵列基板一实施方式中半导体层和源漏层的接触侧视示意图；图3是本专利技术TFT阵列基板一实施方式中半导体层的俯视图；图4是本专利技术TFT阵列基板一实施方式中半导体层的另一俯视图；图5是本专利技术TFT阵列基板一实施方式中半导体层的又一俯视图；图6是本专利技术TFT阵列基板的制作方法一实施方式的流程示意图；图7是本专利技术液晶显示装置一实施方式的结构示意图。具体实施方式参阅图1，图1是本专利技术TFT阵列基板一实施方式的结构示意图，该TFT阵列基板包括基板10以及设置于基板10上的TFT。其中，该TFT包括依次设置于基板10上的栅极11、栅极绝缘层12、半导体层13以及源漏层14，其中，源漏层14包括源极141和漏极142。可选的，基板10可以是玻璃基板或塑料基板。可选的，栅极11和源漏层14是金属层。可选的，栅极绝缘层12可以是SiOx或者SiNx，也可以是SiOx和SiNx的混合物，还可以包括一层SiOx和一层SiNx。可选的，半导体层13可以是非晶硅(A-Si)、多晶硅(P-Si)或低温多晶硅(LTPS)中的一种，也可以是经过掺杂的上述三种半导体。例如，在一种实施方式中，半导体层13包括非晶硅(A-Si)131以及在非晶硅131上形成的N+掺杂区或者P+掺杂区(图1中的标号132处)。可选的，半导体层13还可以是IGZO(indium gallium zinc oxide，铟镓锌氧化物)。具体地，TFT包括半导体层13以及设置于半导体层13上的源极141和漏极142，其中，半导体层13与源极141和/或漏极142的接触面呈凹凸结构。具体参阅图2和图3，图2是本专利技术TFT阵列基板一实施方式中半导体层和源漏层的接触侧视示意图，图3是本专利技术TFT阵列基板一实施方式中半导体层的俯视图，在图3中，阴影部分表示凸起，空白部分表示凹槽。由于半导体层13与源漏层14的接触为肖特基接触，肖特基接触是指金属和半导体材料相接触的时候，在界面处半导体的能带弯曲，形成肖特基势垒，势垒的存在导致了大的界面电阻，致使TFT的电学特性不佳。虽然通过在半导体层13上进行掺杂，会使TFT的电学特性有所改善，但依然效果不好。在本实施方式中，由于半导体层13的上表面为凹凸结构，使源漏层14在与半导体层13接触时，其接触面积相比于平面接触更大，从而降低了半导体层13与源漏层14之间的接触电阻。如图4所示，图4是本专利技术TFT阵列基板一实施方式中半导体层的另一俯视图，其中，阴影部分表示凸起，空白部分表示凹槽。其中，半导体层13与源极和漏极的接触面包括多条相交的凹槽。可选的，多条相交的凹槽包括多条第一方向延伸的凹槽以及多条第二方向延伸的凹槽，其中，第一方向延伸的凹槽和第二方向延伸的凹槽相互交错。可选的，第一方向和第二方向可以是如图4所示的互相垂直的两个方向，在其他实施方式中，第一方向和第二方向可以呈0-90°之间的任意角度，且第一方向可以是与显示面板的边框呈一定角度的方向。由于凹槽包括两个相互交错的方向的凹槽，可以增加凹槽的数量，从而更加增加半导体层和源漏层的接触面积。如图5所示，图5是本专利技术TFT阵列基板一实施方式中半导体层的
又一俯视图，其中，阴影部分表示凸起，空白部分表示凹孔。其中，半导体层13与源极和漏极的接触面包括多个不相交的凹孔。由于半导体层13的上表面包括多个凹孔，从而更加增加半导体层和源漏层的接触面积。另外，可以理解的，在其他实施方式中，阵列基板还可以包括形成于TFT上面的像素电极、公共电极等等。区别于现有技术，本实施方式的TFT阵列基板包括基板以及设置于基板上的TFT；TFT包括半导体层以及设置于半导本文档来自技高网...
【技术保护点】
一种TFT阵列基板，其特征在于，所述TFT阵列基板包括基板以及设置于所述基板上的TFT；所述TFT包括半导体层以及设置于所述半导体层上的源极和漏极，其中，所述半导体层与所述源极和/或所述漏极的接触面呈凹凸结构。
【技术特征摘要】
1.一种TFT阵列基板，其特征在于，所述TFT阵列基板包括基板以及设置于所述基板上的TFT；所述TFT包括半导体层以及设置于所述半导体层上的源极和漏极，其中，所述半导体层与所述源极和/或所述漏极的接触面呈凹凸结构。2.根据权利要求1所述的阵列基板，其特征在于，所述半导体层与所述源极和所述漏极的接触面包括多条相交的凹槽。3.根据权利要求2所述的阵列基板，其特征在于，所述多条相交的凹槽包括多条第一方向延伸的凹槽以及多条第二方向延伸的凹槽，其中，所述第一方向延伸的凹槽和所述第二方向延伸的凹槽相互交错。4.根据权利要求1所述的阵列基板，其特征在于，所述半导体层与所述源极和所述漏极的接触面包括多个不相交的凹孔。5.根据权利要求1-4任一项所述的阵列基板，其特征在于，所述半导体层是经过掺杂的非晶硅层。6....
【专利技术属性】
技术研发人员：吕晓文，
申请(专利权)人：深圳市华星光电技术有限公司，
类型：发明
国别省市：广东;44
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。