半导体结构的形成方法技术

本发明专利技术提供一种半导体结构的形成方法，包括：提供衬底；在所述衬底上依次形成缓冲层、第一绝缘层以及硬掩膜层；以所述硬掩膜层为掩膜，刻蚀所述第一绝缘层、缓冲层和衬底，在所述衬底、缓冲层、第一绝缘层以及硬掩膜层中形成凹槽；在所述凹槽中填充电极材料层，至覆盖所述硬掩膜层表面；对所述电极材料层和硬掩膜层进行化学机械研磨，去除及硬掩膜层上的电极材料层，剩余的位于凹槽中的电极材料层形成电极层。本发明专利技术先在所述凹槽中填充电极材料层，再对电极材料层和硬掩膜层进行化学机械研磨。化学机械研磨基本不会对所述缓冲层造成影响。在形成所述电极层之后，缓冲层依然保持较好的形貌，使本发明专利技术所形成的半导体电容器具有较好的性能。

【技术实现步骤摘要】
【专利摘要】本专利技术提供一种，包括：提供衬底；在所述衬底上依次形成缓冲层、第一绝缘层以及硬掩膜层；以所述硬掩膜层为掩膜，刻蚀所述第一绝缘层、缓冲层和衬底，在所述衬底、缓冲层、第一绝缘层以及硬掩膜层中形成凹槽；在所述凹槽中填充电极材料层，至覆盖所述硬掩膜层表面；对所述电极材料层和硬掩膜层进行化学机械研磨，去除及硬掩膜层上的电极材料层，剩余的位于凹槽中的电极材料层形成电极层。本专利技术先在所述凹槽中填充电极材料层，再对电极材料层和硬掩膜层进行化学机械研磨。化学机械研磨基本不会对所述缓冲层造成影响。在形成所述电极层之后，缓冲层依然保持较好的形貌，使本专利技术所形成的半导体电容器具有较好的性能。【专利说明】
本专利技术涉及半导体领域，具体涉及一种。
技术介绍
CMOS图像传感器是目前市场上常见的半导体传感器，广泛应用于手机、平板电脑、指纹识别等领域。采用3D IC技术制作CMOS图像传感器已经成为本领域研究的热点。采用3D IC技术制作CMOS图像传感器，在底部晶圆中需要形成半导体电容器。通常半导体电容器的电极板均形成于衬底中的深沟槽中。请参考图1和图2，是现有技术一种半导体电容器制作方法的示意图。首先参考图1，其中衬底01为经过掺杂后的有源衬底，在衬底01上形成有缓冲层02、绝缘层03以及硬掩膜层04。所述绝缘层03用于保护衬底01以及衬底01中的电极板，并使衬底01以及衬底01中的电极板与衬底01上的器件绝缘，所述缓冲层02用于增强绝缘层03与衬底01之间的结合性，以所述硬掩膜层04为掩膜，刻蚀所述绝缘层03、缓冲层02以及衬底01，在所述绝缘层03、缓冲层02以及衬底01中形成凹槽05。所述凹槽用于填充电极材料，以形成电极板。参考图2，在形成凹槽05后，需要去除所述硬掩膜层04，通常所述硬掩膜层04和所述缓冲层02均为氧化硅材料构成。如图2所示，现有技术常用湿法刻蚀去除硬掩膜层04，以确保在绝缘层03上表面凹凸不平处的硬掩膜层04被去除干净。但是在去除硬掩膜层04的过程中，所述凹槽05暴露出缓冲层02的侧壁，所述缓冲层02也容易被侵蚀，使得凹槽05的侧壁形成如圈中所示的缺口。在所述凹槽05中形成电极层之后，所述缺口中也形成了电极层，使电极层在缺口位置产生凹凸不平的缺陷，可能影响电极板之间的电容值，甚至造成电极板的断路，同时也可能减小衬底01与绝缘层03之间的结合性，使半导体电容器产生缺陷。
技术实现思路
本专利技术解决的问题是提供一种，改善半导体电容器中缓冲层的形貌，进而提高半导体电容器的性能。为解决上述问题，本专利技术提供一种，包括:提供衬底；在所述衬底上依次形成缓冲层、第一绝缘层以及硬掩膜层；以所述硬掩膜层为掩膜，刻蚀所述第一绝缘层、缓冲层和衬底，在所述衬底、缓冲层、第一绝缘层以及硬掩膜层中形成凹槽；在所述凹槽中填充电极材料层，至覆盖所述硬掩膜层表面；对所述电极材料层和硬掩膜层进行化学机械研磨，去除硬掩膜层上的电极材料层，剩余的位于凹槽中的电极材料层用于形成电极层。可选的，在所述化学机械研磨的步骤包括:采用KOH或NH4OH作为研磨液。可选的，所述化学机械研磨的步骤中，研磨头的转速在60转每分钟以上。可选的，化学机械研磨还去除部分厚度的硬掩膜层，所述形成方法在化学机械研磨会后还包括:通过干法刻蚀去除剩余的硬掩膜层。可选的，所述半导体结构用于形成电容器，在提供衬底之后，在所述衬底上形成缓冲层之前，对所述衬底进行掺杂，使所述衬底的部分区域形成掺杂区；在所述衬底、缓冲层、第一绝缘层以及硬掩膜层中形成凹槽的步骤中，所述凹槽位于所述衬底的掺杂区中。可选的，在所述第一绝缘层上形成硬掩膜层的步骤中，在所述硬掩膜层中形成露出第一绝缘层的开口；在以所述硬掩膜层为掩膜，刻蚀所述第一绝缘层、缓冲层和衬底，在所述衬底、缓冲层、第一绝缘层以及硬掩膜层中形成凹槽的步骤中，刻蚀所述开口露出的第一绝缘层、缓冲层和衬底。可选的，在所述衬底、缓冲层、第一绝缘层以及硬掩膜层中形成凹槽之后，在所述凹槽中填充电极材料层之前，所述形成方法还包括:在所述凹槽内表面以及所述硬掩膜层上形成第二绝缘层；在所述凹槽中填充电极材料层的步骤包括:在形成有第二绝缘层的凹槽中填充电极材料层。可选的，所述第二绝缘层包括:依次形成的氧化硅层和氮化硅层。可选的，所述缓冲层的材料为氧化硅。可选的，所述缓冲层的厚度在25到150埃的范围内。可选的，所述硬掩膜层的材料为氧化硅。可选的，所述硬掩膜层的厚度在7000到17000埃的范围内。可选的，所述电极层的材料为多晶硅。可选的，所述凹槽的深度在5.7微米到9微米的范围内。可选的，刻蚀所述第一绝缘层、缓冲层和衬底，以形成凹槽的步骤中，刻蚀所述第一绝缘层、缓冲层和衬底的方法为干法刻蚀工艺。与现有技术相比，本专利技术的技术方案具有以下优点:本专利技术在所述衬底上依次形成缓冲层、第一绝缘层以及硬掩膜层；以所述硬掩膜层为掩膜，刻蚀所述第一绝缘层、缓冲层和衬底，在所述衬底、缓冲层、第一绝缘层以及硬掩膜层中形成凹槽，所述凹槽中填充电极材料层之后，对所述硬掩膜层和电极材料层进行化学机械研磨。在化学机械研磨的过程中，缓冲层与所述硬掩膜层之间有第一绝缘层作为阻挡，缓冲层的顶部和侧壁分别在第一绝缘层和电极材料层的覆盖下，化学机械研磨基本不会对所述缓冲层造成影响。在形成所述电极层之后，缓冲层依然保持较好的形貌，因此，衬底与第一绝缘层之间的结合性较好，并且所述电极层在缓冲层附近不会产生凹凸不平的缺陷，这样本实施例所形成的半导体电容器具有较好的性能。【附图说明】图1至图2是现有技术一种半导体电容器制作方法的示意图；图3至图11是本专利技术一实施例的示意图。【具体实施方式】现有技术半导体电容器制作方法中，去除硬掩膜层的步骤容易损伤缓冲层，降低半导体电容器的性能。为了解决上述技术问题，本专利技术提出一种，包括:提供衬底；在所述衬底上依次形成缓冲层、第一绝缘层以及硬掩膜层；以所述硬掩膜层为掩膜，刻蚀所述第一绝缘层、缓冲层和衬底，在所述衬底、缓冲层、第一绝缘层以及硬掩膜层中形成凹槽；在所述凹槽中填充电极材料层，至覆盖所述硬掩膜层表面；对所述电极材料层和硬掩膜层进行化学机械研磨，去除硬掩膜层上的电极材料层，剩余的位于凹槽中的电极材料层用于形成电极层。本专利技术先在所述凹槽中填充电极材料层，至覆盖所述硬掩膜层表面；对所述电极材料层和硬掩膜层进行化学机械研磨，在对所述电极材料层和硬掩膜层进行化学机械研磨的过程中，缓冲层的侧壁和顶部在电极材料层和第一绝缘层的覆盖下，化学机械研磨基本不会对所述缓冲层造成影响。在形成所述电极层之后，缓冲层依然保持较好的形貌，因此，衬底与第一绝缘层之间的结合性较好，并且，所述电极层在缓冲层附近不会产生凸起的缺陷，这样本实施例所形成的半导体电容器具有较好的性能。为使本专利技术的上述目的、特征和优点能够更为明显易懂，下面结合附图对本专利技术的具体实施例做详细的说明。参考图3至图11，示出了一实施例的示意图。参考图3，提供衬底100。在本实施例中，所述衬底100位于晶圆上，所述衬底100为单晶娃衬底，在其他实施例中，所述衬底还可以为多晶硅衬底、非晶硅衬底、锗硅衬底或绝缘体上硅衬底等其它半导体衬底，对此本专利技术不做任何限制。在本实施例中，参考图4，在提供衬底100之后，在所述衬底本文档来自技高网...

【技术保护点】
一种半导体结构的形成方法，其特征在于，包括：提供衬底；在所述衬底上依次形成缓冲层、第一绝缘层以及硬掩膜层；以所述硬掩膜层为掩膜，刻蚀所述第一绝缘层、缓冲层和衬底，在所述衬底、缓冲层、第一绝缘层以及硬掩膜层中形成凹槽；在所述凹槽中填充电极材料层，至覆盖所述硬掩膜层表面；对所述电极材料层和硬掩膜层进行化学机械研磨，去除硬掩膜层上的电极材料层，剩余的位于凹槽中的电极材料层用于形成电极层。

【技术特征摘要】

【专利技术属性】
技术研发人员：陈政，丁敬秀，包德君，王伟，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：上海;31