半导体结构的形成方法技术

一种半导体结构的形成方法，包括：提供半导体衬底；在所述半导体衬底上形成至少一个隔离结构；在所述隔离结构两侧的半导体衬底内形成凹槽；在所述凹槽内填充满半导体材料层，且半导体材料层高于所述半导体衬底，所述高于半导体衬底的半导体材料层呈分立结构；采用化学机械研磨的方法去除高于所述半导体衬底的半导体材料层，所述化学机械研磨包括粗研磨和精研磨，采用粗研磨去除高于所述半导体衬底的半导体材料层的上部分；采用精研磨去除高于所述半导体衬底的半导体材料层的下部分。采用本发明专利技术的方法能够提高。

【技术实现步骤摘要】

本专利技术涉及半导体领域，尤其涉及半导体结构的形成方法。
技术介绍
随着集成电路制造技术的不断发展，晶体管的特征尺寸也越来越小，在晶体管特征尺寸不断缩小情况下，为了提高晶体管的源极和漏极的电子迁移速率，材料为锗的有源区被引入到P型晶体管和N型晶体管中。图1～图4是现有技术中的一种半导体结构的形成方法的剖面结构流程示意图。参考图1～图4，具体形成过程如下：参考图1，提供半导体衬底100，半导体衬底100包括NMOS区域A和PMOS区域B。NMOS区域A用来形成NMOS晶体管，PMOS区域B用来形成PMOS晶体管。在NMOS区域A的半导体衬底100内形成至少一个浅沟槽隔离结构(STI)101。在PMOS区域B的半导体衬底100内形成至少一个浅沟槽隔离结构201。接着，参考图2，刻蚀NMOS区域A的浅沟槽隔离结构101两侧的半导体衬底形成NMOS区域A的凹槽103，凹槽103的深度小于浅沟槽隔离结构101的深度。刻蚀PMOS区域B的浅沟槽隔离结构201两侧的半导体衬底形成PMOS区域B的凹槽203，凹槽203的深度小于浅沟槽隔离结构201的深度。接着，参考图3，在NMOS区域A的凹槽103内形成锗层104a，NMOS区域A的锗层104a填充满凹槽103且高于半导体衬底100，NMOS区域A的锗层104a在凹槽103中的部分被浅沟槽隔离结构101隔离,NMOS区域A的锗层104a高于半导体衬底100的部分呈分立结构。在PMOS区域B的凹槽203内形成锗层204a，PMOS区域B的锗层204a填充满凹槽203且高于半导体衬底，PMOS区域B的锗层204a在凹槽203的部分被浅沟槽隔离结构201隔离，PMOS区域B的锗层204a高于半导体衬底100的部分呈分立结构。接着，参考图4，采用化学机械研磨的方法将高于半导体衬底的NMOS区域A的锗层104a和PMOS区域B的锗层204a去除。NMOS区域A中的凹槽103内形成剩余锗层104b。PMOS区域B的凹槽203内形成剩余锗层204b。这样，就形成了NMOS区域A的有源区和PMOS区域B的有源区。接着，在NMOS区域A的有源区上形成NMOS区域A的栅极结构，在NMOS区域A的栅极结构的周围形成侧墙，以NMOS区域A的侧墙为掩膜，在NMOS区域A侧墙两侧的有源区进行N型离子注入，形成NMOS区域A的源极和漏极。在PMOS区域B的有源区上形成PMOS区域B的栅极结构，在PMOS区域B的栅极结构的周围形成侧墙，以PMOS区域B的侧墙为掩膜，在PMOS区域B的侧墙两侧的有源区进行P型离子注入，形成PMOS区域B的源极和漏极。然而，采用现有技术的方法，形成的NMOS区域A的有源区和形成的PMOS区域B的有源区的性能不佳。
技术实现思路
本专利技术解决的问题是采用现有技术的方法，形成的NMOS区域的有源区和形成的PMOS区域的有源区的性能不佳，从而使半导体结构的性能不佳。为解决上述问题，本专利技术提供一种半导体结构的形成方法，包括：提供半导体衬底；在所述半导体衬底上形成至少一个隔离结构；在所述隔离结构两侧的半导体衬底内形成凹槽；在所述凹槽内填充满半导体材料层，且半导体材料层高于所述半导体衬底，所述高于半导体衬底的半导体材料层呈分立结构；采用化学机械研磨的方法去除高于所述半导体衬底的半导体材料层，所述化学机械研磨包括粗研磨和精研磨，采用粗研磨去除高于所述半导体衬底的半导体材料层的上部分；采用精研磨去除高于所述半导体衬底的半导体材料层的下部分。可选的，去除高于半导体衬底的半导体材料层后，还包括下列步骤：对所述半导体材料层进行P型掺杂或N型掺杂。可选的，形成半导体材料层的步骤之后，去除高于所述半导体衬底的半导体材料层的步骤之前，还包括下列步骤：在所述半导体衬底、隔离结构、半导体材料层上形成连接层；采用化学机械研磨的方法去除高于半导体衬底的半导体材料层和连接层。可选的，所述半导体衬底包括PMOS区域和NMOS区域；所述隔离结构包括PMOS区域的隔离结构和NMOS区域的隔离结构；所述凹槽包括PMOS区域的凹槽和NMOS区域的凹槽；所述半导体材料层包括PMOS区域的半导体材料层和NMOS区域的半导体材料层；去除高于半导体衬底的半导体材料层后，还包括下列步骤：对PMOS区域的半导体材料层进行P型掺杂，对NMOS区域的半导体材料层进行N型掺杂。可选的，所述半导体材料层为锗。可选的，形成半导体材料层的方法为选择性生长。可选的，所述连接层的材料为氧化硅或氮化硅。可选的，所述粗研磨和精研磨的研磨液的PH值为大于等于7且小于等于13。可选的，所述粗研磨中的研磨颗粒在研磨液中的质量百分比为大于等于0.5％且小于等于5％。可选的，所述粗研磨中的研磨颗粒的平均直径为大于等于30纳米且小于等于150纳米。可选的，所述粗研磨中的研磨颗粒的莫氏硬度为大于等于2且小于等于6，所述研磨颗粒中包括二氧化硅颗粒或者氧化铈颗粒的一种或者两种。可选的，所述粗研磨的研磨液中包括第一卤素氧化剂。可选的，所述第一卤素氧化剂包括溴酸盐、亚溴酸盐、次溴酸盐中的一种或者多种，或者为氯酸盐、亚氯酸盐、次氯酸盐、高氯酸盐中的一种或者多种，或者为碘酸盐、次碘酸盐、高碘酸盐中的一种或者多种。可选的，所述粗研磨的研磨压力为大于等于1磅/平方英寸且小于等于3磅/平方英寸，并使研磨头的转速为大于等于30转/分钟且小于等于90转/分钟。可选的，所述半导体材料层的下部分高于所述半导体衬底200～400埃。可选的，所述精研磨中的研磨颗粒在研磨液中的质量百分比为大于等于0.25％且小于等于2％。可选的，所述精研磨中的研磨颗粒的平均直径为大于等于10纳米且小于等于80纳米。可选的，所述精研磨的研磨液中包括第二卤素氧化剂，所述第二卤素氧化剂包括溴酸盐、亚溴酸盐中的一种或者两种，或者为氯酸盐、亚氯酸盐中的一种或者两种。可选的，所述精研磨的研磨压力为大于等于0.5磅/平方英寸且小于等于2磅/平方英寸，并使研磨头的转速为大于等于15转/分钟小于等于50转/分钟。与现有技术相比，本专利技术的技术方案具有以下优点：粗研磨可以在不影响高于所述半导体衬底的半导体材料层的下部分表面平整度的前提下，去除高于所述半导体衬底的半导体材料层的上部分，以保证化学机械研磨整体的研磨速率。采用精研磨去除高于所述半导体衬本文档来自技高网...

【技术保护点】
一种半导体结构的形成方法，其特征在于，包括：提供半导体衬底；在所述半导体衬底上形成至少一个隔离结构；在所述隔离结构两侧的半导体衬底内形成凹槽；在所述凹槽内填充满半导体材料层，且半导体材料层高于所述半导体衬底，所述高于半导体衬底的半导体材料层呈分立结构；采用化学机械研磨的方法去除高于所述半导体衬底的半导体材料层，所述化学机械研磨包括粗研磨和精研磨，采用粗研磨去除高于所述半导体衬底的半导体材料层的上部分；采用精研磨去除高于所述半导体衬底的半导体材料层的下部分。

【技术特征摘要】
1.一种半导体结构的形成方法，其特征在于，包括：
提供半导体衬底；
在所述半导体衬底上形成至少一个隔离结构；
在所述隔离结构两侧的半导体衬底内形成凹槽；
在所述凹槽内填充满半导体材料层，且半导体材料层高于所述半导体衬底，
所述高于半导体衬底的半导体材料层呈分立结构；
采用化学机械研磨的方法去除高于所述半导体衬底的半导体材料层，所述化
学机械研磨包括粗研磨和精研磨，采用粗研磨去除高于所述半导体衬底的半
导体材料层的上部分；
采用精研磨去除高于所述半导体衬底的半导体材料层的下部分。
2.如权利要求1所述的形成方法，其特征在于，去除高于半导体衬底的半导
体材料层后，还包括下列步骤：对所述半导体材料层进行P型掺杂或N型
掺杂。
3.如权利要求1所述的形成方法，其特征在于，形成半导体材料层的步骤之
后，去除高于所述半导体衬底的半导体材料层的步骤之前，还包括下列步
骤：
在所述半导体衬底、隔离结构、半导体材料层上形成连接层；
采用化学机械研磨的方法去除高于半导体衬底的半导体材料层和连接层。
4.如权利要求1所述的形成方法，其特征在于，
所述半导体衬底包括PMOS区域和NMOS区域；
所述隔离结构包括PMOS区域的隔离结构和NMOS区域的隔离结构；
所述凹槽包括PMOS区域的凹槽和NMOS区域的凹槽；
所述半导体材料层包括PMOS区域的半导体材料层和NMOS区域的半导体材
料层；
去除高于半导体衬底的半导体材料层后，还包括下列步骤：
对PMOS区域的半导体材料层进行P型掺杂，对NMOS区域的半导体材料层
进行N型掺杂。
5.如权利要求1所述的形成方法，其特征在于，所述半导体材料层为锗。
6.如权利要求5所述的形成方法，其特征在于，形成半导体材料层的方法为
选择性外延生长。
7.如权利要求3所述的形成方法，其特征在于，所述连接层的材料为氧化硅
或氮化硅。
8.如权利要求1所述的形成方法，其特征在于，所述粗研磨和精研磨的研磨
液的PH值为大于等于7且小...

【专利技术属性】
技术研发人员：蒋莉，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：上海;31