【技术实现步骤摘要】
201610231547
【技术保护点】
一种移位寄存器，包括：上拉控制模块、上拉模块、下拉控制模块、下拉模块、复位模块、反向模块和输出端；所述上拉控制模块与所述上拉模块连接，所述上拉控制模块被配置为控制所述上拉模块对于所述输出端的电平的上拉；所述上拉模块与所述输出端连接，所述上拉模块被配置为对于所述输出端的电平进行上拉；所述下拉控制模块与所述下拉模块连接，所述下拉控制模块被配置为控制所述下拉模块对于所述输出端的电平的下拉；所述下拉模块与所述输出端连接，所述下拉模块被配置为对于所述输出端的电平进行下拉；所述复位模块与所述输出端连接，所述复位模块被配置为对于所述输出端的电平进行复位；所述反向模块与所述上拉模块连接，所述反向模块被配置为使输入到所述上拉模块的时钟信号的相位反向。
【技术特征摘要】 【专利技术属性】
1.一种移位寄存器，包括：上拉控制模块、上拉模块、下拉控制模块、
下拉模块、复位模块、反向模块和输出端；
所述上拉控制模块与所述上拉模块连接，所述上拉控制模块被配置为
控制所述上拉模块对于所述输出端的电平的上拉；
所述上拉模块与所述输出端连接，所述上拉模块被配置为对于所述输
出端的电平进行上拉；
所述下拉控制模块与所述下拉模块连接，所述下拉控制模块被配置为
控制所述下拉模块对于所述输出端的电平的下拉；
所述下拉模块与所述输出端连接，所述下拉模块被配置为对于所述输
出端的电平进行下拉；
所述复位模块与所述输出端连接，所述复位模块被配置为对于所述输
出端的电平进行复位；
所述反向模块与所述上拉模块连接，所述反向模块被配置为使输入到
所述上拉模块的时钟信号的相位反向。
2.根据权利要求1所述的移位寄存器，其中，所述上拉控制模块包括
控制端、第一端和第二端；所述上拉模块包括控制端、第一端和第二端；
所述下拉控制模块包括控制端、第一端、第二端和第三端；所述下拉模块
包括控制端、第一端、第二端和第三端；所述复位模块包括控制端、第一
端、第二端和第三端；所述反向模块包括控制端、第一端、第二端和第三
端；
所述上拉控制模块的控制端和第一端与输入端连接，第二端与所述上
拉模块的控制端连接；
所述上拉模块的第一端与所述反向模块的第三端连接，第二端与所述
输出端连接；
所述下拉控制模块的控制端与所述上拉控制模块的第二端连接，第一
端与第一电压端连接，第二端与第二电压端连接，第三端与所述下拉模块
\t的控制端连接；
所述下拉模块的第一端与第一电压端连接，第二端与所述上拉模块的
控制端连接，第三端与所述输出端连接；
所述反向模块的控制端与时钟信号端连接，第一端与第一电压端连接，
第二端与第二电压端连接；
所述复位模块的控制端与复位端连接，第一端与第一电压端连接，第
二端与所述上拉模块的控制端连接，第三端与所述输出端连接。
3.根据权利要求2所述的移位寄存器，其中，所述上拉控制模块包括
第一晶体管；所述第一晶体管的控制端是所述上拉控制模块的控制端，所
述第一晶体管的第一端是所述上拉控制模块的第一端，所述第一晶体管的
第二端是所述上拉控制模块的第二端。
4.根据权利要求2所述的移位寄存器，其中，所述上拉模块包括第二
晶体管和第一电容；所述第二晶体管的控制端是所述上拉模块的控制端，
所述第二晶体管的第一端是所述上拉模块的第一端，所述第二晶体管的第
二端是所述上拉模块的第二端；所述第一电容连接在所述第二晶体管的控
制端和第二端之间。
5.根据权利要求2所述的移位寄存器，其中，所述下拉控制模块包括
第三晶体管和第四晶体管；所述第三晶体管的控制端是所述下拉控制模块
的控制端，所述第三晶体管的第一端是所述下拉控制模块的第一端，所述
第三晶体管的第二端是所述下拉控制模块的第三端，所述第四晶体管的控
制端和第一端连接的连接点是所述下拉控制模块的第二端；所述第四晶体
管的第二端与所述第三晶体管的第二端连接。
6.根据权利要求2所述的移位寄存器，其中，所述下拉模块包括第五
晶体管和第六晶体管；所述第五晶体管的控制端和所述第六晶体管的控制
端连接的连接点是所述下拉模块的控制端，所述第五晶体管的第一端和所
技术研发人员：邵贤杰，李小和，
申请(专利权)人：京东方科技集团股份有限公司，合肥京东方光电科技有限公司，
类型：发明
国别省市：北京;11
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。