半导体器件及其形成方法技术

一种半导体器件及其形成方法，半导体器件的形成方法包括：提供具有第一区域和第二区域的衬底，衬底表面具有介质层，第一区域的介质层内具有暴露出衬底表面的第一开口，第二区域的介质层内具有暴露出衬底表面的第二开口，第一开口的底部具有第一栅介质层，第二开口的底部具有第二栅介质层；在第一开口的侧壁和底部表面形成第一功函数层；在第一功函数层表面形成功函数阻挡层；在介质层、功函数阻挡层、以及第二开口的侧壁和底部表面形成第二功函数层，功函数阻挡层用于阻挡第一功函数层和第二功函数层的材料相互扩散；在形成第二功函数层之后，形成填充满第一开口的第一栅极层、以及填充满第二开口的第二栅极层。所形成的半导体器件性能改善。

【技术实现步骤摘要】

本专利技术涉及半导体制造
，尤其涉及一种。
技术介绍
互补型金属氧化物半导体管(ComplementaryMetal-Oxide-Semiconductor,CMOS)使构成集成电路的基本半导体器件之一。所述互补型金属氧化物半导体管包括:P型金属氧化物半导体(PM0S)和N型金属氧化物半导体(NM0S)。现有技术为了在减小栅极尺寸的同时控制短沟道效应，采用高K介质材料取代常规的氧化硅等材料作为晶体管的栅介质层，采用金属材料取代常规的多晶硅等材料作为晶体管的栅电极层。而且，为了调节PM0S管和NM0S管的阈值电压，现有技术会在PM0S管和NM0S管的栅介质层表面形成功函数层(work funct1n layer);其中，PM0S管的功函数层需要具有较高的功函数，而NM0S管的功函数层需要具有较低的功函数。因此，在PM0S管和NM0S管中，功函数层的材料不同，以满足各自功函数调节的需求。现有技术形成互补型金属氧化物半导体管时，在形成PM0S管的区域和形成NM0S管的区域的半导体衬底表面分别形成伪栅极层；以所述伪栅极层为掩膜形成源区和漏区后，在半导体衬底表面形成于伪栅极层表面齐平的介质层；在形成介质层之后，去除PM0S管的区域或NM0S管的区域的伪栅极层，在介质层内形成开口，并依次在所述开口内沉积栅介质层、功函数层和栅电极层。其中，栅电极层的材料为金属，栅介质层的材料为高K材料，所述形成互补型金属氧化物半导体管的方法即用于形成高K金属栅(HKMG, High K MetalGate)的后栅(Gate Last)工艺。此外，形成于PMOS管的区域的功函数层材料、与形成于NM0S管的区域的功函数层材料不同。然而，所形成的具有功函数层的互补型金属氧化物半导体管中，对阈值电压的调节不稳定。
技术实现思路
本专利技术解决的问题是提供一种，所形成的互补型金属氧化物半导体管阈值电压稳定、性能改善。为解决上述问题，本专利技术提供一种半导体器件的形成方法，包括:提供衬底，所述衬底具有第一区域和第二区域，所述衬底表面具有介质层，所述第一区域的介质层内具有暴露出衬底表面的第一开口，所述第二区域的介质层内具有暴露出衬底表面的第二开口，所述第一开口的底部具有第一栅介质层，所述第二开口的底部具有第二栅介质层；在第一开口的侧壁和底部表面形成第一功函数层；在第一功函数层表面形成功函数阻挡层，所述功函数阻挡层与第一功函数层的功函数类型相同或相反；在介质层、功函数阻挡层、以及第二开口的侧壁和底部表面形成第二功函数层，所述第二功函数层与第一功函数层的功函数类型相反，所述功函数阻挡层用于阻挡第一功函数层和第二功函数层的材料相互扩散；在形成第二功函数层之后，形成填充满第一开口的第一栅极层、以及填充满第二开口的第二栅极层。可选的，所述第一区域为PM0S区域，所述第二区域为NM0S区域；所述第一功函数层为P型功函数层，功函数阻挡层为P型功函数层，所述第二功函数层为N型功函数层。可选的，所述第一功函数层的材料为氮化钛，所述功函数阻挡层为具有掺杂离子的氮化钛，所述第二功函数层的材料为钛铝。可选的，所述掺杂离子为硅离子或碳离子。可选的，所述第一功函数层和功函数阻挡层的总厚度为30埃?60埃，所述功函数阻挡层的厚度为10埃?20埃。可选的，所述第一区域为NM0S区域，所述第二区域为PM0S区域；所述第一功函数层为N型功函数层，功函数阻挡层为P型功函数层，所述第二功函数层为P型功函数层。可选的，所述第一功函数层还位于第一区域的介质层表面，所述第一功函数层的形成工艺包括:米用原子层沉积工艺在介质层表面、第一开口的侧壁和底部表面、以及第二开口的侧壁和底部表面形成第一功函数膜；在第一区域的第一功函数膜表面形成掩膜层；以所述掩膜层刻蚀所述第一功函数膜，形成第一功函数层。可选的，还包括:在形成第一功函数膜之前，在介质层表面、第一开口的侧壁和底部表面、以及第二开口的侧壁和底部表面形成停止层，所述停止层的材料与第一功函数层的材料不同，所述第一功函数膜形成于所述停止层表面，刻蚀所述第一功函数膜直至暴露出停止层为止。可选的，所述停止层的材料为氮化钽。可选的，当所述功函数阻挡层与第一功函数层均为P型功函数层时，还包括:在形成掩膜层之前，采用原子层沉积工艺在第一功函数膜表面形成功函数阻挡膜；在第一区域的功函数阻挡膜表面形成掩膜层；以所述掩膜层刻蚀功函数阻挡膜和第一功函数膜，形成功函数阻挡层和第一功函数层。可选的，所述第一栅介质层还位于第一开口的侧壁表面，所述第二栅介质层还位于第二开口的侧壁表面，所述第一栅介质层和第二栅介质层的形成工艺包括:在介质层表面、第一开口的侧壁和底部表面、以及第二开口的侧壁和底部表面沉积栅介质膜；去除介质层表面的栅介质膜，在第一开口内形成第一栅介质层，在第二开口内形成第二栅介质层。可选的,还包括:在形成第一功函数层之前，在第一栅介质层和第二栅介质层表面形成第一阻挡层。可选的，所述第一阻挡层还位于介质层表面以及第一开口和第二开口的侧壁表面，所述第一阻挡层的材料为氮化钛，所述第一阻挡层的形成工艺为沉积工艺。可选的，所述第一栅极层和第二栅极层的形成工艺包括:在介质层表面、以及第一开口和第二开口内形成栅极膜，所述栅极膜填充满第一开口和第二开口 ；平坦化所述栅极膜，直至暴露出介质层表面为止，在第一开口内形成第一栅极层，在第二开口内形成第二栅极层。可选的，还包括:在形成栅极膜之前，在介质层表面、第一开口的侧壁和底部表面、以及第二开口的侧壁和底部表面形成第二阻挡层。可选的，所述第一开口底部的衬底表面、以及第二开口的衬底表面还具有衬垫层，所述第一栅介质层和第二栅介质层形成于所述衬垫层表面。可选的，所述衬垫层的材料为氧化硅，形成工艺为氧化工艺。可选的，还包括:在形成第一栅极层和第二栅极层之后，对第二功函数层进行平坦化，直至暴露出介质层表面为止。相应的，本专利技术还提供一种半导体器件，包括:衬底，所述衬底具有第一区域和第二区域，所述衬底表面具有介质层，所述第一区域的介质层内具有暴露出衬底表面的第一开口，所述第二区域的介质层内具有暴露出衬底表面的第二开口，所述第一开口的底部具有第一栅介质层，所述第二开口的底部具有第二栅介质层；位于第一开口的侧壁和底部表面的第一功函数层；位于第一功函数层表面的功函数阻挡层，所述功函数阻挡层与第一功函数层的功函数类型相同或相反；位于介质层、功函数阻挡层、以及第二开口的侧壁和底部表面的第二功函数层，所述第二功函数层与第一功函数层的功函数类型相反，所述功函数阻挡层用于阻挡第一功函数层和第二功函数层的材料相互扩散；填充满第一开口的第一栅极层、以及填充满第二开口的第二栅极层。与现有技术相比，本专利技术的技术方案具有以下优点:本专利技术的形成方法中，在第一开口中，在第一功函数层和第二功函数层之间形成功函数阻挡层，所述第二功函数层与第一功函数层的功函数类型相反，所述功函数阻挡层能够阻挡第一功函数层和第二功函数层的材料相互扩散。而且，由于所述功函数阻挡层与第一功函数层的功函数类型相同或相反，因此所述功函数阻挡层与第一功函数层的功函数类型相同，或者，所述功函数阻挡层与第二功函数层的功函数类型相同，因此，通过调节所述功函数阻挡层的厚度，能够对第一区域所形成的晶体管本文档来自技高网...

【技术保护点】
一种半导体器件的形成方法，其特征在于，包括：提供衬底，所述衬底具有第一区域和第二区域，所述衬底表面具有介质层，所述第一区域的介质层内具有暴露出衬底表面的第一开口，所述第二区域的介质层内具有暴露出衬底表面的第二开口，所述第一开口的底部具有第一栅介质层，所述第二开口的底部具有第二栅介质层；在第一开口的侧壁和底部表面形成第一功函数层；在第一功函数层表面形成功函数阻挡层，所述功函数阻挡层与第一功函数层的功函数类型相同或相反；在介质层、功函数阻挡层、以及第二开口的侧壁和底部表面形成第二功函数层，所述第二功函数层与第一功函数层的功函数类型相反，所述功函数阻挡层用于阻挡第一功函数层和第二功函数层的材料相互扩散；在形成第二功函数层之后，形成填充满第一开口的第一栅极层、以及填充满第二开口的第二栅极层。

【技术特征摘要】

【专利技术属性】
技术研发人员：徐建华，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：上海;31