一种低温多晶硅TFT阵列基板的制造方法技术

本发明专利技术提供了一种低温多晶硅TFT阵列基板的制造方法，包括以下步骤：A、提供一基板，在基板上方依次沉积缓冲层和非晶硅层；B、对非晶硅层进行图案化处理；C、对非晶硅层进行离子掺杂；D、对非晶硅层进行退火处理，形成多晶硅层；E、在多晶硅层上依次沉积第一绝缘层和第一金属膜，并制作栅极；F、在第一金属膜上沉积第二绝缘层，之后在第二绝缘层上沉积第二金属膜并形成源极和漏极；G、在第二绝缘层上形成平坦层，并在平坦层上方形成电极。上述制造方法通过将退火处理设置在离子掺杂工艺之后，这样在退火冷却至室温的过程中，附带完成了离子活化处理，无需再设置活化步骤，简化了工艺流程，避免了基板由于二次升温造成的热收缩性增大的现象。

【技术实现步骤摘要】

本专利技术涉及液晶显示器制造领域，特别是涉及一种低温多晶硅TFT阵列基板的制造方法。
技术介绍
目前，由于采用低温多晶硅(LowTemperaturePoly-Silicon，LTPS)薄膜晶体管(ThinFilmTransistor，TFT)制造的显示面板具有分辨率高、反应速度快、高亮度、高开口率等优点，LTPS-TFT显示面板的应用越来越广泛。如图1所示，现有的LTPSTFT阵列基板的制造主要包括以下步骤：步骤S1，提供一基板10，在基板10上沉积遮光层20，以便减少漏电流；步骤S2，利用化学相沉积法依次在遮光层20上形成缓冲层30(主要材料为氮化硅和氧化硅)和非晶硅层40m，并通过准分子激光退火(ELA)使非晶硅层40m结晶转变为多晶硅层40n；步骤S3，通过刻蚀制程对多晶硅层40n进行图案化处理，使其形成间隔排列的位于驱动区域的N沟道多晶硅段401和P沟道多晶硅段(图中未示出)，并分别在N沟道多晶硅段401定义出N沟道区40本文档来自技高网...

【技术保护点】
一种低温多晶硅TFT阵列基板的制造方法，其特征在于，包括以下步骤：A、提供一基板，在所述基板上方依次沉积缓冲层和非晶硅层；B、通过刻蚀对所述非晶硅层进行图案化处理，形成所需的非晶硅段，并分别在所述非晶硅段上定义出沟道区域、源极区域、漏极区域以及分别位于所述源极区域和沟道区域之间及所述漏极区域和沟道区域之间的浅掺杂区域；C、对所述非晶硅层进行离子掺杂，形成所需的半导体；D、对所述非晶硅层进行退火处理，使非晶硅结晶转变成多晶硅，形成多晶硅层；E、在所述多晶硅层上依次沉积第一绝缘层和第一金属膜，并通过刻蚀制程在所述第一金属膜上制作栅极，之后对所述多晶硅层上的浅掺杂区域进行离子掺杂；F、在所述第一金属...

【技术特征摘要】
1.一种低温多晶硅TFT阵列基板的制造方法，其特征在于，包
括以下步骤：
A、提供一基板，在所述基板上方依次沉积缓冲层和非晶硅层；
B、通过刻蚀对所述非晶硅层进行图案化处理，形成所需的非晶
硅段，并分别在所述非晶硅段上定义出沟道区域、源极区域、漏极区
域以及分别位于所述源极区域和沟道区域之间及所述漏极区域和沟道
区域之间的浅掺杂区域；
C、对所述非晶硅层进行离子掺杂，形成所需的半导体；
D、对所述非晶硅层进行退火处理，使非晶硅结晶转变成多晶
硅，形成多晶硅层；
E、在所述多晶硅层上依次沉积第一绝缘层和第一金属膜，并通
过刻蚀制程在所述第一金属膜上制作栅极，之后对所述多晶硅层上的
浅掺杂区域进行离子掺杂；
F、在所述第一金属膜上沉积第二绝缘层，通过刻蚀在所述第二
绝缘层上形成多个第一通孔，所述第一通孔贯穿所述第一绝缘层和第
二绝缘层，之后在所述第二绝缘层上沉积第二金属膜并形成源极和漏
极，所述源极和漏极经由所述第一通孔分别与所述源极区域和漏极区
域连通；
G、在所述第二绝缘层上沉积一层有机光阻，形成平坦层，并在
所述平坦层上方形成电极。
2.如权利要求1所述的低温多晶硅TFT阵列基板的制造方法，
其特征在于，所述步骤B中的非晶硅段包括N型掺杂非晶硅段，所述
沟道区域包括位于所述N型掺杂非晶硅段的N沟道区，所述源极区域
包括位于所述N型掺杂非晶硅段的第一源极区域，所述漏极区域包括

\t位于所述N型掺杂非晶硅段的第一漏极区域，所述浅掺杂区域分别位
于所述第一源极区域、第一漏极区域与所述N沟道区之间。
3.如权利要求2所述的低温多晶硅TFT阵列基板的制造方法，
其特征在于，所述步骤C中的离子掺杂包括沟道掺杂和N型掺杂，所
述沟道掺杂用于对所述N型掺杂非晶硅段进行离子注入，所述N型掺
杂用于对所述第一源极区域和第一漏极区域进行离子注入。
4.如权利要求2所述的低温多晶硅TFT阵列基板的制造方法，
其特征在于，所述步...

【专利技术属性】
技术研发人员：张嘉伟，
申请(专利权)人：武汉华星光电技术有限公司，
类型：发明
国别省市：湖北;42