集成真空微电子结构及其制造方法技术

本发明专利技术的各个实施例涉及集成真空微电子结构及其制造方法。描述了一种集成真空微电子结构(1)，该结构包括：高掺杂半导体衬底(11)；置于所述掺杂半导体衬底(11)上方的第一绝缘层(12)；置于所述第一绝缘层上方的第一导电层；置于所述第一导电上方的第二绝缘层(93)；形成于所述第一绝缘层和所述第二绝缘层(12,93)内的真空沟槽(19)，该真空沟槽(19)延伸至高掺杂半导体衬底(11)；置于所述真空沟槽上方的第二导电层(42)，其作为阴极；置于所述掺杂半导体衬底(11)下的第三金属层(22)，其作为阳极；将所述第二导电层(42)置于与所述真空沟槽(19)的上边缘(40)相邻，其中所述第一导电层被所述第二绝缘层的部分与所述真空沟槽(19)分隔开，并且该第一导电层与所述第二导电层(42)电接触。

【技术实现步骤摘要】

本专利技术涉及集成真空微电子结构及其制造方法。
技术介绍
曾经作为电子设备支柱之一的真空管具有多种限制，比如以机械方式在玻璃外罩内部制造的结构阻碍了其微型化与集成化。因此，在片上系统(systemonchip)的时代，真空管逐渐被晶体管所取代。然而，过去几年，通过采用半导体制造技术，将真空管研发至微米级的微型形式并将多个真空管集成在一起。集成真空微电子器件(VMD)具有多种独特的特性；它们具有亚皮秒的开关速度，可在接近绝对零度到几百摄氏度的温度范围内运行，它们同样十分高效，因为其由电荷而不是由电流控制，并且无需如传统真空分立器件中的热电子发射器。总之，通常的场发射VMD器件由锐利的尖状阴极构成，由一个或多个控制和/或引出电极(extractionelectrode)围绕，并指向阳极表面。当在阴极和控制电极之间施加适当的正电压时，在阴极处产生电场，该电场使得电子隧穿通过(tunnelthrough)真空区域并向阳极移动。在阴极处的电场可通过改变控制电极的电势而可控，并且从而所发射的电子数目也可控。US005463269公开了集成的VMD器件以及其制造方法。该集成的VMD器件通过采用如下制造工艺实现：所述工艺中，将绝缘结构保形沉积至沟槽中产生对称的弧尖(cusp)，该弧尖可被用作模具以形成尖锐或锐利的场发射尖端。该沟槽可由任意稳定材料构成，材料包括导体和绝缘体的成层交替堆叠(layeredalternatingstack)，其可用作完成的器件的电极。两个电极(阳极和阴极)形成简单的二极管，而3个、4个、5个电极将分别形成例如三极管、四级管和五级管。由于弧尖是自对准到沟槽的中心内的，所以该弧尖同样与这些电极的中心对准。随后，弧尖被填充有在电场影响下可发射电子的材料或电子发射材料。在电子发射材料中形成的访问沟槽，允许从沟槽中以及从发射材料下面去除弧尖形成层的绝缘体，从而形成了空间并且释放了通过弧尖模制的发射极(场发射阴极)的锐利尖端。然而，如上所描述的真空微电子器件的实现涉及高的工艺流程成本，尽管如此，一些问题仍然会影响所述VMD，这些问题可能改变工作特性，诸如在功率输出处的电离辐射和噪声。
技术实现思路
本公开的一个方面是提供一种不同于已知结构的集成真空微电子结构。本公开的一个方面是集成真空微电子结构，该结构包括：高掺杂半导体衬底，置于所述掺杂半导体衬底上方的第一绝缘层，置于所述第一绝缘层上方的第一导电层，置于所述第一导电层上方的第二绝缘层，形成于所述第一和第二绝缘层内并且延伸至高掺杂半导体衬底的真空沟槽，置于所述真空沟槽上方的第二导电层，作为阴极，置于所述高掺杂半导体衬底下的第三导电层，作为阳极，所述第二导电层与所述真空沟槽的上边缘相邻，其中所述第一导电层与所述真空沟槽通过所述第二绝缘层的部分而被分隔开，并与所述第二导电层电接触。附图说明为了更好的理解本专利技术，现以非限定性示例的方式并参考附图对本公开的实施例进行描述。图1为根据本专利技术的第一实施例的真空微电子结构的截面图；图2示意性地示出了根据本专利技术第一实施例的真空微电子结构的布局；图3至图12为根据本专利技术第一实施例的形成真空微电子结构的不同工艺步骤的截面图；图13为根据本专利技术第二实施例的集成器件的截面图。具体实施方式图1示出了根据本专利技术第一实施例的真空微电子结构1的截面图，且图3至图12示出了用于制造上述真空微电子结构1的不同步骤。真空微电子结构1是一种真空微电子器件，其至少包括锐利的发射极(阴极)尖端、收集极(阳极)、以及将发射极和收集极分隔开的绝缘体，且其中存在优选的电子从发射极至收集极的直接传输。在半导体衬底11上，优选地在高掺杂半导体衬底11上，形成该真空微电子结构1，在所述半导体衬底上方形成具有用于承受最大操作电压的适当厚度的第一绝缘层12(图3)。优选地半导体衬底11是高掺杂n型半导体衬底，优选地用于对半导体衬底11进行掺杂的材料是磷，并且该半导体衬底11的电阻率为大约4mOhm×cm，优选地厚度为600微米至800微米之间。优选地，该绝缘层12是二氧化硅(SiO2)层。也可使用针对掺杂半导体衬底11或至少一个绝缘层12的同样可接受的其它材料，并且也可采用普遍用于整个半导体工业中的任意适当的层形成方法。优选地，通过已知的温度可控的热处理的方式(通常在400℃至600℃之间)等来形成绝缘层12，例如，使用PECVD沉积(等离子增强型化学气相沉积)。随后将第一导电层13沉积在第一绝缘层12上(图4)，第一导电层13可以是掺杂多晶硅。掺杂该多晶硅层13掺杂有高于1018个原子/cm3浓度的掺杂剂；优选地，可以当多晶硅层13沉积在第一绝缘层12上时或接续地通过掺杂剂的粒子注入实行对多晶硅层13的掺杂。导电层13的厚度适于实行当施加操作电压时对存在于结构中的电场的屏蔽作用，通常操作电压高达高于阈值电压1伏；导电层13的厚度优选为约0.3微米。优选地通过LTCVD(低温化学气相沉积)来沉积所述导电层13。然而，可使用其他适当的导电材料以形成层13。随后，如图5所示，从导体层13限定第一导体17；这可通过将将光刻掩膜置于导电层13上方并接续地实行各向异性刻蚀而实现。将导电层13图案化以便获得导电层13的具有例如1至4微米的内径A的环形(annularshape)导电结构17，优选地为超环形(toroidshape)导电结构17。下一步中，在图案化的导体17上方生长绝缘层93(图6)。可将具有电学绝缘特性的任意材料，例如二氧化硅(SiO2)，用于第一网格状绝缘层(gridinsulatinglayer)93。虽然可采用任何低温技术，但优选地使用PECVD沉积。沉积绝缘层93之后，在由超环形结构17限定的区域内部、在所述绝缘层12和93内部，形成真空沟槽或真空空间19(图7)。通过在绝缘层93上方的光刻掩膜并且接续地在绝缘层12、93上实行各向异性刻蚀以便去除层12、93的真空沟槽必须形成于该处的绝缘材料的方式，来形成该真空空间19；实行各向异性刻蚀，直到将掺杂半导体衬底11的上表面暴露出来。真空沟槽19的形状可以是正方形、圆形、椭圆形等。优选地，真空沟槽19的宽度W的尺寸在0.3至0.6微米范围内。优选地，真空沟槽或本文档来自技高网...

【技术保护点】
一种集成真空微电子结构(1)，包括：高掺杂半导体衬底(11)，第一绝缘层(12)，置于所述掺杂半导体衬底(11)上方，第一导电层(13)，置于所述第一绝缘层上方，第二绝缘层(93)，置于所述第一导电层上方，真空沟槽(19)，形成在所述第一绝缘层和所述第二绝缘层(12,93)内，并且延伸至所述高掺杂半导体衬底(11)，第二导电层(42)，置于所述真空沟槽上方，并且作为阴极，第三导电层(22)，置于所述高掺杂半导体衬底(11)之下，并且作为阳极，所述第二导电层(42)置于与所述真空沟槽(19)的上边缘(40)相邻，其中所述第一导电层(13)被第二绝缘层的部分与所述真空沟槽(19)分隔开，并且与所述第二导电层(42)电接触。

【技术特征摘要】
2014.03.31 IT MI2014A0005521.一种集成真空微电子结构(1)，包括：
高掺杂半导体衬底(11)，
第一绝缘层(12)，置于所述掺杂半导体衬底(11)上方，
第一导电层(13)，置于所述第一绝缘层上方，
第二绝缘层(93)，置于所述第一导电层上方，
真空沟槽(19)，形成在所述第一绝缘层和所述第二绝缘
层(12,93)内，并且延伸至所述高掺杂半导体衬底(11)，
第二导电层(42)，置于所述真空沟槽上方，并且作为阴
极，
第三导电层(22)，置于所述高掺杂半导体衬底(11)之
下，并且作为阳极，
所述第二导电层(42)置于与所述真空沟槽(19)的上边
缘(40)相邻，
其中所述第一导电层(13)被第二绝缘层的部分与所述真
空沟槽(19)分隔开，并且与所述第二导电层(42)电接触。
2.根据权利要求1所述的集成真空微电子结构，其中所述真空
沟槽(19)具有宽度尺寸(W)，使得所述第二导电层(42)
保持悬置在所述真空沟槽(19)之上。
3.根据权利要求1所述的集成真空微电子结构，其中所述真空
沟槽(19)设置有：另外的绝缘层(21)，置于所述真空沟槽
的侧壁上。
4.根据权利要求1所述的集成真空微电子结构，其中所述第一
导电层(17)由掺杂多晶硅构成并且具有高于1018个原子/cm3的掺杂剂浓度。
5.根据权利要求1所述的集成真空微电子结构，其中所述真空
沟槽(19)具有在0.3微米至0.6微米范围内的宽度尺寸。
6.根据权利要求1所述的集成真空微电子结构，其中所述第一

\t导电层(13)具有环形结构(17)，所述真空沟槽(19)形成
在所述环形结构的孔的内部。
7.根据权利要求6所述的集成真空微电子结构，其中所述真空
沟槽(19)的深度(B)取决于所述第一绝缘层和所述第二绝
缘层的厚度，并且所述集成真空微电子结构的阈值电压取决于
所述环形结构的直径(A)。
8.根据权利要求6至7所述的集成真空微电子结构，其中所述
环形结构(17)是超环形结构。
9.根据权利要求6所述的集成真空微电子结构，其中所述环形
结构(17)具有在1微米至4微米范围内的内径(A)。
10.一种用于制造集成真空微电子结构(1)的方法，包括：
形成高掺杂半导体衬底(11)；
在所述掺杂半导体衬底(11)之上，沉积第一绝缘层(12)，
在所述第一绝缘层上方，沉积第一导电层(13)，
在所述第一导电层上方，沉积第二绝缘层(93)，
在所述第一绝缘层和所述第二绝缘层(12,93)内，形成真
空沟槽(19)，所述真空沟槽延伸至所述高掺杂半导体衬底(11)，
在所述真空沟槽上方，沉积第二导电层(42)，并且作为
阴极，所述第二导电层(42)置于与所述真空沟槽(19)的上
边缘(40)相邻，...

【专利技术属性】
技术研发人员：D·G·帕蒂，G·格拉索，
申请(专利权)人：意法半导体股份有限公司，
类型：发明
国别省市：意大利;IT