一种半导体器件的制造方法技术

本发明专利技术提供一种半导体器件的制造方法，涉及半导体技术领域。本发明专利技术的半导体器件的制造方法，通过在形成锗硅遮蔽层以及锗硅临时侧壁的步骤之后、形成锗硅层的步骤之前增加进行氮化处理的步骤，在伪栅极硬掩膜、锗硅遮蔽层以及锗硅临时侧壁的表面形成富含氮悬垂键的结构，可以避免在锗硅工艺中在锗硅遮蔽层和锗硅临时侧壁以及伪栅极硬掩膜的表面上形成非正常的锗硅颗粒，因此可以提高制得的半导体器件的良率。

【技术实现步骤摘要】

本专利技术涉及半导体
，具体而言涉及。
技术介绍
在半导体
中，对于先进的半导体技术，应力工程成为器件性能提升的最重要的因素之一。对于PMOS而言，锗硅(SiGe)可以通过向沟道施加压应力改善载流子迁移率。通过良好地调节锗硅的生长，应力可以被优化到更强。锗硅沉积是一种选择性生长，仅生长在硅(Si)材料上。为了避免锗硅在NMOS上的生长，需要在NMOS区域形成锗硅遮蔽层。氮化硅(SiN)和氧化硅(S12)均可以被用作遮蔽层；由于在锗硅的湿法工艺中氧化硅很容易被去除并且不稳定，通常主要采用氮化硅(单纯采用氮化硅，或同时采用氧化硅和氮化硅)作为遮蔽层。HCl被广泛用作锗硅生长的选择气体(selective gas)以避免在氮化娃(SiN)和氧化娃(S12)上生长锗娃。通过调节HCl,锗硅的选择窗口可以得到很大的改善。但是，HCl不利于锗硅的填充和锗硅的质量。有时候，由于HCl到达区域的限制，在形成锗硅的工艺中经常出现不需要的锗硅颗粒。此外，一些其他原因，例如硅颗粒、硼剂量比、或SiH4/DCS的气体比等，也会导致锗硅颗粒的产生。此外,本申请的专利技术人发现,氮化娃薄膜的表面键(surface bound)是产生锗娃颗粒的一个最重要的原因。通过ALD工艺、CVD工艺以及炉管工艺(furnance)形成的氮化娃均可以用作硬掩膜(HM)或锗硅遮蔽层。在现有技术中所采用的作为硬掩膜(HM)或锗硅遮蔽层的氮化娃薄膜中，对于其中的大多数，在薄膜的表面存在很多的娃悬垂键(Si danglingbounds)，如图1所示，这些硅悬垂键很容易作为成核的种子而生长锗硅。在膜层表面的硅悬垂键越多，锗硅生长的选择性越差且锗硅缺陷越严重。因此，在现有技术中，在锗硅工艺后往往在硬掩膜和侧壁(由锗硅遮蔽层刻蚀形成)上形成非正常的锗硅颗粒101，如图2所示。这些位于硬掩膜和侧壁上的非正常的锗硅颗粒，将影响后面的形成源漏极、形成金属硅化物(NiSi)、形成层间介电层、去除伪栅极以及形成接触孔的工艺，最终导致整个半导体器件(例如SRAM)的良率下降。由此可见，在现有的半导体器件的制造方法中，由于作为硬掩膜或锗硅遮蔽层的氮化娃薄膜的表面往往存在很多娃悬垂键(Si dangling bounds),因此在锗娃工艺中往往在硬掩膜和侧壁上形成非正常的锗硅颗粒，最终导致制得的半导体器件的良率的下降。因此，为解决以上问题，有必要提出一种新的半导体器件的制造方法。
技术实现思路
针对现有技术的不足，本专利技术提供，包括:步骤SlOl:提供半导体衬底，在所述半导体衬底的NMOS区和PMOS区分别形成包括伪栅极和伪栅极硬掩膜的伪栅极结构；步骤S102:形成覆盖所述半导体衬底以及所述伪栅极硬掩膜的遮蔽材料层，对所述遮蔽材料层进行刻蚀以形成覆盖NMOS区的锗硅遮蔽层以及位于PMOS的伪栅极两侧的锗硅临时侧壁；步骤S103:在所述半导体衬底内形成位于PMOS的伪栅极两侧的用于容置锗硅层的沟槽；步骤S104:在所述沟槽内形成锗硅层；其中，在所述步骤S102与所述步骤S104之间还包括:对所述伪栅极硬掩膜、所述锗硅遮蔽层以及所述锗硅临时侧壁进行氮化处理的步骤。可选地，所述进行氮化处理的步骤位于所述步骤S103中，所述沟槽为Σ型沟槽，并且所述步骤S103包括:步骤S1031:通过干法刻蚀在所述半导体衬底内形成位于PMOS的伪栅极两侧的用于容置锗硅层的碗状沟槽；步骤S1032:对所述伪栅极硬掩膜、所述锗硅遮蔽层以及所述锗硅临时侧壁进行氮化处理；步骤S1033:通过湿法刻蚀在所述碗状沟槽的基础上刻蚀形成Σ型沟槽。可选地，所述氮化处理的方法包括去耦等离子体氮化、N2处理、NH3处理中的至少一种。可选地，所述步骤SlOl包括:步骤SlOll:提供半导体衬底，在所述半导体衬底上形成多晶硅层和位于其上的硬掩膜材料层；步骤S1012:对所述硬掩膜材料层进行刻蚀以形成伪栅极硬掩膜，通过所述伪栅极硬掩膜对所述多晶硅层进行刻蚀以形成伪栅极。可选地，所述步骤S103包括:通过干法刻蚀在所述半导体衬底内形成位于PMOS的伪栅极两侧的用于容置锗硅层的碗状沟槽；通过湿法刻蚀在所述碗状沟槽的基础上刻蚀形成Σ型沟槽。可选地，在所述步骤S103中，形成所述沟槽的方法包括湿法刻蚀，并且所述湿法刻蚀采用的刻蚀液包括无机碱或有机碱。可选地，所述无机碱包括KOH、NaOH, NH4OH中的至少一种。可选地，所述有机碱包括TMAH和EDP中的至少一种。可选地，在所述步骤S103与所述步骤S104之间还包括步骤S1034:对所述沟槽进行预清洗。可选地，所述预清洗采用的清洗液包括HF。可选地，在所述步骤S104中，在形成所述锗硅层的过程中采用的原位锗硅选择气体包括HCl和HBr中的至少一种。可选地，在所述步骤S104之后还包括:步骤S105:形成主侧壁，形成源极和漏极，形成位于源极和漏极之上的金属硅化物，并进行应力临近技术处理；步骤S106:形成接触孔刻蚀阻挡层和层间介电层，去除所述伪栅极硬掩膜与所述伪栅极并形成金属栅极，形成接触孔。本专利技术的半导体器件的制造方法，通过在形成锗硅遮蔽层以及锗硅临时侧壁的步骤之后、形成锗硅层的步骤之前增加进行氮化处理的步骤，在伪栅极硬掩膜、锗硅遮蔽层以及锗硅临时侧壁的表面形成富含氮悬垂键的结构，可以避免在锗硅工艺中在锗硅遮蔽层和锗硅临时侧壁以及伪栅极硬掩膜的表面上形成非正常的锗硅颗粒，因此可以提高制得的半导体器件的良率。【附图说明】本专利技术的下列附图在此作为本专利技术的一部分用于理解本专利技术。附图中示出了本专利技术的实施例及其描述，用来解释本专利技术的原理。附图中:图1为现有技术中作为硬掩膜或锗硅遮蔽层的氮化硅薄膜的表面结构的示意图；图2为现有技术中的半导体器件的制造方法制备的半导体器件的结构的示意性剖面图；图3A至3F为本专利技术实施例提出的半导体器件的制造方法的关键步骤形成的图形的示意性剖面图；图4为本专利技术实施例所采用的作为硬掩膜或锗硅遮蔽层的氮化硅薄膜在经过氮化处理的步骤后的表面结构的示意图；图5为本专利技术实施例提出的的流程图。【具体实施方式】在下文的描述中，给出了大量具体的细节以便提供对本专利技术更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本专利技术可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本专利技术发生混淆，对于本领域公知的一些技术特征未进行描述。应当理解的是，本专利技术能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本专利技术的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同当前第1页1 2 3 本文档来自技高网...

【技术保护点】
一种半导体器件的制造方法，其特征在于，所述方法包括： 步骤S101：提供半导体衬底，在所述半导体衬底的NMOS区和PMOS区分别形成包括伪栅极和伪栅极硬掩膜的伪栅极结构； 步骤S102：形成覆盖所述半导体衬底以及所述伪栅极硬掩膜的遮蔽材料层，对所述遮蔽材料层进行刻蚀以形成覆盖NMOS区的锗硅遮蔽层以及位于PMOS的伪栅极两侧的锗硅临时侧壁； 步骤S103：在所述半导体衬底内形成位于PMOS的伪栅极两侧的用于容置锗硅层的沟槽； 步骤S104：在所述沟槽内形成锗硅层； 其中，在所述步骤S102与所述步骤S104之间还包括：对所述伪栅极硬掩膜、所述锗硅遮蔽层以及所述锗硅临时侧壁进行氮化处理的步骤。

【技术特征摘要】

【专利技术属性】
技术研发人员：于书坤，韦庆松，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：上海;31