半导体元件及其制造方法技术

本发明专利技术公开了一种半导体元件及其制造方法，所述半导体元件包含：基板、第一及第二槽状结构。第一槽状结构位于该基板，包含第一导电层、第一掺杂层及第一绝缘层，第一绝缘层位于该第一导电层与该第一掺杂层之间。第二槽状结构位于该基板，与该第一槽状结构之间以该基板的一间隔部分作为间隔，包含第二导电层及第二绝缘层。该第一掺杂层设置第一接点，该基板的该间隔部分设置第二接点，该第二导电层设置第三接点；其中，该基板的该间隔部分形成一电阻，耦接该第一接点与该第二接点之间，该基板、该第二绝缘层及该第二导电层形成一电容，耦接该第二接点与该第三接点之间。本发明专利技术能够缩小元件面积。

【技术实现步骤摘要】

本专利技术涉及，尤其涉及利用立体结构的半导体元件来实作静电放电(electrostatic discharge, ESD)防护电路，以节省电路面积的。
技术介绍
静电放电防护在半导体领域是相当重要的一门课题，尤其在半导体工艺日趋精密、线宽(line width)日益缩小的情况下,集成电路(Integrated Circuit, IC)受各种静电放电的威胁就愈来愈大，诸如来自人体放电模式(Human-Body Model, HBM)、机器放电模式(Machine Model, MM)及兀件充电模式(Charged-Device Model, CDM)等威胁。请参阅图1，其是公知静电放电防护电路的电路图。如图所示，IC内部的主要电路150透过输入垫(pad)130与输出垫140来与外部沟通，输入垫130与输出垫140分别连接静电放电防护电路110与静电放电防护电路120。静电放电防护电路110由P型金属氧化物半导体场效晶体管(MOSFET) 112及N型金属氧化物半导体场效晶体管114串接而成，静电放电防护电路120由P型金属氧化物半导体场效晶体管122及N型金属氧化物半导体场效晶体管124串接而成。此静电放电防护电路的缺点是，金属氧化物半导体场效晶体管所占的面积过大，而另一种以二极管所构成的静电放电防护电路也有相同的问题。
技术实现思路
鉴于现有技术的不足，本专利技术的一目的在于提供一种，使用立体结构的半导体元件来实作静电放电防护电路，因此可以减小静电放电防护电路所消耗的电路面积。本专利技术揭露了一种半导体元件，包含:一基板；一第一槽状结构，位于该基板，包含:一第一导电层；一第一掺杂层，其掺杂浓度高于该基板的掺杂浓度；以及一第一绝缘层，位于该第一导电层与该第一掺杂层之间；一第二槽状结构，位于该基板，与该第一槽状结构之间以该基板的一间隔部分作为间隔，包含:一第二导电层；一第二掺杂层，其掺杂浓度高于该基板的掺杂浓度；以及一第二绝缘层，位于该第二导电层与该第二掺杂层之间；一第一接点，连接该第一掺杂层；一第二接点，连接该第二掺杂层；以及一第三接点，连接该第二导电层；其中，该基板的该间隔部分形成一电阻，耦接该第一接点与该第二接点之间，该第二掺杂层、该第二绝缘层及该第二导电层形成一电容，耦接该第二接点与该第三接点之间。本专利技术另揭露了一种半导体元件，包含:一基板；一第一槽状结构，位于该基板，包含:一第一导电层；一第一掺杂层，其掺杂浓度高于该基板的掺杂浓度；以及一第一绝缘层，位于该第一导电层与该第一掺杂层之间；一第二槽状结构，位于该基板，与该第一槽状结构之间以该基板的一间隔部分作为间隔，包含:一第二导电层；以及一第二绝缘层，位于该第二导电层与该基板之间；一第一接点，连接该第一槽状结构的该第一掺杂层；一第二接点，连接该基板的该间隔部分；以及一第三接点，连接该第二槽状结构的该第二导电层；其中，该基板的该间隔部分形成一电阻，耦接该第一接点与该第二接点之间，该基板、该第二绝缘层及该第二导电层形成一电容，稱接该第二接点与该第三接点之间。本专利技术另揭露了一种半导体元件的制造方法，包含:提供一基板；在该基板上形成一第一槽状结构，该第一槽状结构至少包含一第一侧壁；在该第一侧壁形成一第一掺杂层；以一光阻层覆盖该第一掺杂层及该基板的部分表面；于该基板上该光阻层未覆盖的部分形成一第二槽状结构，该第二槽状结构至少包含一第二侧壁；去除该光阻层；于该基板、该第一槽状结构及第二槽状结构形成一绝缘层，该绝缘层的一第一部分位于该第一槽状结构，并且覆盖该第一掺杂层，该绝缘层的一第二部分位于该第二槽状结构；于该基板、该第一槽状结构及第二槽状结构形成一导电层，该导电层的一第一部分位于该第一槽状结构，并且覆盖该第一绝缘层，该导电层的一第二部分位于该第二槽状结构，并且覆盖该第二绝缘层；以及去除该绝缘层及该导电层位于该第一槽状结构及第二槽状结构以外的部分，使该第一掺杂层位于该第一槽状结构开口的表面露出。本专利技术的使用立体结构的半导体元件来提供静电放电防护电路所需的电子元件，例如二极管、电阻及电容等，因为该些电子元件以垂直于基板表面的方向配置，因此能够大幅降低所消耗的面积，使基板的使用更有效率，并且进一步缩小元件的尺寸。有关本专利技术的特征、实作与功效，兹配合附图作较佳实施例详细说明如下。【附图说明】图1为公知静电放电防护电路的电路图；图2为本专利技术的半导体兀件的一实施例的横截面图；图3为本专利技术的静电放电防护电路的一实施例的示意图；图4为本专利技术的静电放电防护电路的另一实施例的示意图；图5为本专利技术的半导体元件的另一实施例的横截面图；图6为本专利技术的半导体兀件的另一实施例的横截面图；图7至图13为本专利技术的半导体元件的制作流程图；以及图14为本专利技术的半导体元件的制造方法的一实施例的流程图。其中，附图标记说明如下:110、120、310、410 静电放电防护电路112,122 P型金属氧化物半导体场效晶体管114,124 N型金属氧化物半导体场效晶体管130、320 输入垫140 输出垫150、330 主要电路200,500,600 半导体元件210、510、610 基板212、512、612 上表面220、230、530、630 槽状结构221、231、520 掺杂层222、232、532、632 绝缘层223、233、533、633 导电层224、225、234、235、534、535、634、635 接点240、250、260、270、540、640 虚线框选312 二极管314、414 电阻316、416 电容710、810 侧壁720 光阻层730 孔洞740、82O 底面1110 绝缘层1210 导电层S1405 ?S1495 步骤【具体实施方式】以下说明内容的技术用语参照本
的习惯用语，如本说明书对部分用语有加以说明或定义，该部分用语的解释以本说明书的说明或定义为准。本专利技术的揭露内容包含以及应用于静电放当前第1页1 2 3 4 本文档来自技高网...

【技术保护点】
一种半导体元件，包含：一基板；一第一槽状结构，位于该基板，包含：一第一导电层；一第一掺杂层，其掺杂浓度高于该基板的掺杂浓度；以及一第一绝缘层，位于该第一导电层与该第一掺杂层之间；一第二槽状结构，位于该基板，与该第一槽状结构之间以该基板的一间隔部分作为间隔，包含：一第二导电层；一第二掺杂层，其掺杂浓度高于该基板的掺杂浓度；以及一第二绝缘层，位于该第二导电层与该第二掺杂层之间；一第一接点，连接该第一掺杂层；一第二接点，连接该第二掺杂层；以及一第三接点，连接该第二导电层；其中，该基板的该间隔部分形成一电阻，耦接该第一接点与该第二接点之间，该第二掺杂层、该第二绝缘层及该第二导电层形成一电容，耦接该第二接点与该第三接点之间。

【技术特征摘要】

【专利技术属性】
技术研发人员：颜孝璁，简育生，叶达勋，
申请(专利权)人：瑞昱半导体股份有限公司，
类型：发明
国别省市：中国台湾;71