本发明专利技术公开了一种半导体装置，包括整流器、晶体管增强电流路径以及开关电路。整流器耦接于电路接地点与端点之间，端点用以耦接至外部电路；晶体管增强电流路径耦接至整流器；开关电路耦接至晶体管增强电流路径，并耦接于端点以及电路接地点之间。开关电路用以在正常操作期间关闭晶体管增强电流路径，并当静电放电(electrostatic discharge)发生于端点时，开启晶体管增强电流路径。
【技术实现步骤摘要】
半导体装置
本专利技术涉及一种半导体装置，尤其是一种包括用于静电放电(electrostaticdischarge，ESD)防护的硅控整流器(silicon-controlledrectifier，SCR)结构的半导体装置。
技术介绍
静电放电(electrostaticdischarge，ESD)是一种日常生活中经常发生的自然现象。ESD可在短时间内产生大量电流。当短时间内由ESD所产生的大量电流流经集成电路，将可能产生超过集成电路所能承受的功率消耗，进而造成集成电路损坏，并可能使电路发生错误。实际上，ESD已经成为集成电路在制造及使用时，造成其故障的主要原因之一。一种减轻或防止ESD造成损害的方法是利用ESD保护装置或电路以保护集成电路。硅控整流器(silicon-controlledrectifier，SCR)因为具备大电流承受能力以及小布局面积，故其为适用于ESD保护的其中一种装置。然而，传统的SCR具有一需缺点，像是高触发电压(Vtr，高于SCR启动时的电压)、低维持电压(Vh，低于SCR关闭时的电压)、以及缓慢的开启速度。最近，一种二极管触发SCR(DTSCR)被发展了出来以作为传统SCR的替代。相较于传统SCR，DTSCR可以相对较快的速度开启。然而，DTSCR可能只使用相对低的操作电压，例如低于约1.5伏特的操作电压。
技术实现思路
依据本专利技术，是提出一种半导体装置，包括整流器、晶体管增强电流路径以及开关电路。整流器耦接于电路接地点与端点之间，端点用以耦接至外部电路；晶体管增强电流路径耦接至整流器；开关电路耦接至晶体管增强电流路径，并耦接于端点以及电路接地点之间。开关电路用以在正常操作期间关闭晶体管增强电流路径，并当静电放电(electrostaticdischarge)发生于端点时，开启晶体管增强电流路径。本专利技术的特征及优点部份将陈述于以下的说明，部份则可从本专利技术明显得知，或通过实施本专利技术而或得。此些特征及优点将通过随附权利要求范围中所特别指出的元件及组合而被实现及达成。可以理解的是，前述的一般性叙述以及底下的细节描述仅是作为例示及说明，并不用以限制本专利技术。为了对本专利技术的上述及其他方面有更佳的了解，下文特举较佳实施例，并配合所附图式，作详细说明如下：附图说明【图式简单说明】图1A及图1B概要地绘示依据一例示实施例的半导体装置。图2A及图2B概要地绘示依据一例示实施例的半导体装置。图3A及图3B概要地绘示依据一例示实施例的半导体装置。图4A至图4E概要地绘示依据一例示实施例的半导体装置。图5A及图5B概要地绘示依据一例示实施例的半导体装置。图6分别绘示针对不具晶体管增强电流路径的半导体装置以及具有晶体管增强电流路径的半导体装置的电流-电压曲线。图7分别绘示不具漏电流控制的半导体装置以及具漏电流控制的半导体装置的漏电流。【符号说明】100、200、300、400、500：半导体装置102：SCR104：晶体管增强电流路径106：ESD事件开关108：漏电流控制部110：端点112：电路接地点114：本质PNPBJT114-1：射极114-2：基极114-3：集极116：本质NPNBJT116-1：集极116-2：基极116-3：射极118：N型阱寄生电阻120：P型阱寄生电阻122：PNPBJT122-1：射极122-2：基极122-3：集极124：N通道FET124-1：漏极124-2：栅极124-3：源极124-4：基极126：电容128：电阻130：电阻132：基板132-1：第一部份132-2：第二部份132-3：第三部份134：N型阱136：P型阱138：N型重掺杂区域138’：环状N+区域140：P型重掺杂区域142：P+区域144：N+区域146：N型阱148：P型阱150：P+区域152、154、156：N+区域158：重掺杂多晶硅层160：P+区域161：N+区域162、164、166：电性连接302：P通道FET302-1：漏极302-2：栅极302-3：源极402：环状N型阱404：环状N+区域406：绝缘层502：晶体管增强电流路径504、506、508：PNPBJT510：漏电流控制部512、514、516：漏电流控制电阻518、520、522：N型阱524、526、528：P+区域530、532、534：N+区域536、538、540、542：电性连接具体实施方式本专利技术实施例包括一种半导体装置，其具有用于静电放电(electrostaticdischarge，ESD)防护的硅控整流器(silicon-controlledrectifier，SCR)结构的半导体装置。以下，本专利技术实施例将辅以图式作说明。在任何可能的情况下，图式中相同的元件符号是代表相同或相似的部份。硅控整流器(silicon-controlledrectifier，SCR)是一种可用于ESD防护的装置。如此处所采用，SCR具有彼此相邻的N型阱以及P型阱。P型重掺杂区域以及N型重掺杂区域分别形成于N型阱以及P型阱之中。因此，SCR的基本结构包括PNPN结构，当中P+区域、N型阱以及P型阱形成本质PNP晶体管，而N型阱、P型阱以及N+区域形成本质NPN晶体管。在操作上，SCR通常与所欲保护的外部电路并联。依据一种用以连接SCR与所欲保护的外部电路的典型配置，SCR的阳极被连接至外部电路中可能发生ESD之处。SCR的阴极被连接至电路的地端(ground)，其亦可是外部电路的地端。当没有ESD发生时，SCR处于高电阻状态，使得SCR无法干涉外部电路的操作。当ESD发生时，ESD在SCR的阳极产生过多的电荷，使得施加于SCR阳极的电压上升。当施加于SCR的电压变得高于SCR的触发电压Vtr，由N型阱与P型阱所形成的N-P结发生雪崩溃崩(avalanchebreakdown)。由溃崩所产生的电流会开启本质PNP晶体管或本质NPN晶体管其中之一。接着本质PNP晶体管与本质NPN晶体管两者皆会变成饱和状态。如此一来，SCR会进入低电阻状态(也就是被开启)，并开始传导由ESD所产生的过量电荷的主要部分。因此，被保护的外部电路只需承受一小部分的ESD电荷，因而免于受到损害。在SCR进入低电阻状态并且传导ESD电荷之后，施加于SCR上的电压降低。当施加于SCR上的电压变得低于SCR的维持电压Vh，SCR关闭。在本专利技术实施例的一种用于ESD防护的半导体装置中，一晶体管增强(transistor-enhanced)电流路径、一ESD事件开关以及一漏电流控制部被耦接至SCR，以改善ESD防护的效能。晶体管增强电流路径可帮助降低触发电压Vtr，使得少数的严重ESD事件可触发半导体装置，进而降低外部电路被ESD损害的风险。当ESD事件发生时，ESD事件开关开启晶体管增强电流路径，以避免在正常操作过程中，突然触发SCR以及晶体管增强电流路径。此外，漏电流控制部可帮助在正常操作过程中减少漏电流，以减轻对外部电路性能以及功率消耗的冲击。图1A及图1B概要地绘示本专利技术实施例的半导体装置100的一例。图1A绘示半导体装置100的电路图，而图1B绘示半导体装置100的一部份布局。半导体装置100包括SCR102、耦接至SCR102的本文档来自技高网...
【技术保护点】
一种半导体装置，包括：一整流器，耦接于一电路接地点与一端点之间，该端点用以耦接至一外部电路；一晶体管增强电流路径，耦接至该整流器；以及一开关电路，耦接至该晶体管增强电流路径，并耦接于该端点以及该电路接地点之间，该开关电路用以：在正常操作期间关闭该晶体管增强电流路径；以及当一静电放电(electrostatic discharge)发生于该端点时，开启该晶体管增强电流路径。
【技术特征摘要】
2014.02.19 US 14/184,5701.一种半导体装置，包括：一整流器，耦接于一电路接地点与一端点之间，该端点用以耦接至一外部电路；一晶体管增强型电流路径(transistor-enhancedcurrentpath)，耦接至该整流器；以及一开关电路，耦接至该晶体管增强型电流路径，并耦接于该端点以及该电路接地点之间，该开关电路用以：在正常操作期间关闭该晶体管增强型电流路径；以及当一静电放电(electrostaticdischarge)发生于该端点时，开启该晶体管增强型电流路径。2.根据权利要求1所述的半导体装置，其中该整流器包括：一本征PNP双极结晶体管(bipolar-junctiontransistor,BJT)，该本征PNP双极结晶体管的一射极电性耦接至该端点；以及一本征NPN双极结晶体管，该本征NPN双极结晶体管的一集极电性耦接至该本征PNP双极结晶体管的一基极以及该端点至少其中之一，该本征NPN双极结晶体管的一基极电性耦接至该本征PNP双极结晶体管的一集极，且该本征NPN双极结晶体管的一射极电性耦接至该电路接地点；其中该开关电路包括：一N通道场效晶体管(field-effecttransistor,FET)；一开关电路电阻，该N通道场效晶体管的一栅极透过该开关电路电阻耦接至该电路接地点；以及一开关电路电容，该N通道场效晶体管的该栅极透过该开关电路电容耦接至该端点。3.根据权利要求2所述的半导体装置，其中：该晶体管增强型电流路径包括一旁通PNP双极结晶体管；该旁通PNP双极结晶体管的一射极电性耦接至该本征NPN双极结晶体管的该集极；该旁通PNP双极结晶体管的一基极电性耦接至该N通道场效晶体管的一漏极；以及该旁通PNP双极结晶体管的一集极电性耦接至该N通道场效晶体管的一源极；该旁通PNP双极结晶体管的该集极更电性耦接至该电路接地点或该本征NPN双极结晶体管的该基极。4.根据权利要求3所述的半导体装置，更包括：一漏电流控制部，包括一漏电流控制电阻，该漏电流控制电阻电性耦接于该端点以及该旁通PNP双极结晶体管的该基极之间。5.根据权利要求4所述的半导体装置，其中:该漏电流控制部更包括一P通道场效晶体管；该P通道场效晶体管的一源极电性耦接至该端点；该P...
【专利技术属性】
技术研发人员：王世钰，
申请(专利权)人：旺宏电子股份有限公司，
类型：发明
国别省市：中国台湾;71
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。