一种半导体器件的制造方法技术

本发明专利技术提供一种半导体器件的制造方法，涉及半导体技术领域。本发明专利技术的半导体器件的制造方法，在现有技术中的形成作为IO器件的栅极氧化层以及核心器件的伪栅极氧化层的第一氧化层的步骤之后，增加了去除第一氧化层位于核心区的部分并额外形成覆盖核心区与IO区的湿法刻蚀速率高于第一氧化层的第二氧化层的步骤，以第二氧化层位于核心区的部分作为核心器件的伪栅极氧化层，并在对第二氧化层进行去除时采用湿法刻蚀的方法；在一定程度上避免了现有技术中容易出现的多晶硅“脚印”、半导体衬底损失、层间介电层损失等问题，提高了半导体器件的性能和良率。

【技术实现步骤摘要】

本专利技术涉及半导体
，具体而言涉及。
技术介绍
半导体技术在摩尔定律的驱动下持续地朝更小的工艺节点迈进。随着工艺节点的 不断减小，为减小等效氧化层厚度（E0T)，往往需要采用后高k介电层后金属栅极（high-K/ metalgatealllast)工艺来完成半导体器件的制造。 在现有技术中，在半导体器件的制造过程中，核心器件（coredevice)的伪栅 极氧化层通常采用热氧化法形成的氧化物层，例如：利用现场水汽生成（in-situsteam generation,ISSG)法形成的氧化物层，或利用快速加热氧化（RapidThermalOxidation, RT0)法形成的氧化物层。为了减小在去除伪栅极氧化层的过程中造成的层间介电层（ILD) 的损失，通常会将形成的伪栅极氧化层的厚度控制在比较薄的范围内（一般小于10A)， 然而，这导致了在刻蚀形成伪栅极(一般为多晶硅）的过程中，很容易产生多晶硅"脚印" ("polyfooting")现象（S卩，在伪栅极周边形成多晶硅残留）和半导体衬底损失("Siloss"） 的问题(即，伪栅极附近的半导体衬底被刻蚀掉一部分)。 其中，多晶硅"脚印"现象，会造成在去除伪栅极(位于间隙壁下方的伪栅极周边的 多晶硅残留也会一并被去除）之后，通过填充金属形成的金属栅极的底部的长度比沟道的 中心区域长以及金属栅极的不均匀，这将导致器件性能的下降。而伪栅极附近的半导体衬 底损失，将导致S/D区半导体的电阻（Rext)变大，进而导致器件性能大幅下降。 此外，在核心器件的伪栅极氧化层去除过程中，由于伪栅极氧化层通常采用热氧 化法形成的氧化物，而采用热氧化法形成的氧化物一般由于刻蚀速率低不易被刻蚀去除， 因此往往会对层间介电层（ILD)形成不当刻蚀，导致层间介电层（ILD)损失。如果ILD损失 过大，将导致栅极金属在金属栅极的侧翼位置形成金属残留的问题以及金属栅极高度变低 的问题。金属残留很可能导致金属栅极与源极或漏极桥接（bridge)，导致器件性能下降或 无法正常工作。而如果金属栅极高度过低，在进行CMP以形成金属栅极的过程中，CMP工艺 将停止在器件的抬升的源漏极(例如=PMOS提升的SiGe)上，造成源极或漏极之上的金属硅 化物的损失，这就导致源极或漏极与互连结构的接触电阻变大，造成器件性能大幅下降。 可见，现有技术中的核心器件的伪栅极氧化层的选择和工艺，由于容易造成多晶 硅"脚印"、半导体衬底损失、层间介电层损失等问题，严重影响了半导体器件的性能和良 率。因此，为解决上述问题，有必要提出一种新的半导体器件的制造方法。
技术实现思路
针对现有技术的不足，本专利技术提供，该方法包括： 步骤SlOl :提供包括核心区和10区的半导体衬底，在所述半导体衬底上形成覆盖 所述核心区与所述10区的第一氧化层； 步骤S102 :去除所述第一氧化层位于所述核心区的部分，在所述半导体衬底上形 成覆盖所述核心区与所述IO区的第二氧化层，其中，所述第二氧化层的湿法刻蚀速率高于 所述第一氧化层，所述第二氧化层位于所述核心区的部分为核心器件的伪栅极氧化层； 步骤S103 :在所述半导体衬底上形成位于所述核心区的核心器件的伪栅极和位 于所述IO区的IO器件的伪栅极以及覆盖所述半导体衬底的层间介电层； 步骤S104 :去除所述核心器件的伪栅极以及所述IO器件的伪栅极； 步骤S105 :通过湿法刻蚀去除所述第二氧化层位于所述核心器件的伪栅极下方 的部分，或者，通过湿法刻蚀去除所述第二氧化层位于所述核心器件的伪栅极下方的部分 以及位于所述IO器件的伪栅极下方的部分； 步骤S106 :在所述核心器件的伪栅极原来的位置形成所述核心器件的金属栅极 结构，在所述IO器件的伪栅极原来的位置形成所述IO器件的金属栅极结构。 可选地，在所述步骤SlOl中，形成所述第一氧化层的方法为热氧化法。其中，所述 热氧化法包括：现场水汽生成法，或快速加热氧化法。 可选地，在所述步骤S102中，所述第二氧化层包括：化学气相沉积法形成的氧化 物层、高温氧化物层或原子层沉积法形成的氧化物层。 可选地，在所述步骤S103中，在所述半导体衬底上形成位于所述核心区的核心器 件的伪栅极和位于所述IO区的IO器件的伪栅极的方法包括： 步骤S10311 :在所述半导体衬底上形成伪栅极材料层； 步骤S10312 :对所述伪栅极材料层进行干法刻蚀以形成所述核心器件的伪栅极 和所述IO器件的伪栅极，其中，在所述干法刻蚀的过程中所采用的电源为脉冲电源。 可选地，在所述步骤S103中，所述核心器件的伪栅极以及所述IO器件的伪栅极的 材料为多晶娃。 可选地，在所述步骤S105中，所述去除第二氧化层位于所述核心器件的伪栅极下 方的部分的方法包括：形成覆盖所述第二氧化层位于所述IO区之间的部分的光刻胶，使用 湿法刻蚀的方法去除所述第二氧化层位于所述核心器件的伪栅极下方的部分，去除所述光 刻胶。 可选地，在所述步骤S105与所述步骤S106之间还包括步骤S1056 :在所半导体衬 底上形成所述核心器件的界面层。 可选地，在所述步骤S103中还包括：形成位于所述核心器件的伪栅极的两侧的核 心器件的间隙壁以及位于所述IO器件的伪栅极的两侧的IO器件的间隙壁的步骤，以及形 成所述核心器件的主侧壁、源极和漏极以及所述IO器件的主侧壁、源极和漏极的步骤。 可选地，在所述步骤S103中还包括对所述核心器件和所述IO器件进行应力临近 技术处理的步骤。 可选地，在所述步骤S103中还包括对所述核心器件以及所述IO器件进行Halo离 子注入和LDD离子注入的步骤。 可选地，在所述步骤S106之后还包括步骤S107 : 在所述核心器件的金属栅极结构、源极和漏极以及所述IO器件的金属栅极结构、 源极和漏极之上形成金属硅化物。 本专利技术的半导体器件的制造方法，在现有技术中的形成作为IO器件的栅极氧化 层以及核心器件的伪栅极氧化层的第一氧化层的步骤之后，增加了去除第一氧化层位于核 心区的部分并额外形成覆盖核心区与IO区的湿法刻蚀速率高于第一氧化层的第二氧化层 的步骤，以第二氧化层位于核心区的部分作为核心器件的伪栅极氧化层，并在对第二氧化 层进行去除时采用湿法刻蚀的方法；在一定程度上避免了现有技术中容易出现的多晶硅 "脚印"、半导体衬底损失、层间介电层损失等问题，提高了半导体器件的性能和良率。【附图说明】 本专利技术的下列附图在此作为本专利技术的一部分用于理解本专利技术。附图中示出了本发 明的实施例及其描述，用来解释本专利技术的原理。 附图中： 图IA至图IH为本专利技术实施例一的的相关步骤形成的 结构的示意性剖视图； 图2为本专利技术实施例一的的一种典型流程图。【具体实施方式】 在下文的描述中，给出了大量具当前第1页1 2 3 4 本文档来自技高网...

【技术保护点】
一种半导体器件的制造方法，其特征在于，所述方法包括：步骤S101：提供包括核心区和IO区的半导体衬底，在所述半导体衬底上形成覆盖所述核心区与所述IO区的第一氧化层；步骤S102：去除所述第一氧化层位于所述核心区的部分，在所述半导体衬底上形成覆盖所述核心区与所述IO区的第二氧化层，其中，所述第二氧化层的湿法刻蚀速率高于所述第一氧化层，所述第二氧化层位于所述核心区的部分为核心器件的伪栅极氧化层；步骤S103：在所述半导体衬底上形成位于所述核心区的核心器件的伪栅极和位于所述IO区的IO器件的伪栅极以及覆盖所述半导体衬底的层间介电层；步骤S104：去除所述核心器件的伪栅极以及所述IO器件的伪栅极；步骤S105：通过湿法刻蚀去除所述第二氧化层位于所述核心器件的伪栅极下方的部分，或者，通过湿法刻蚀去除所述第二氧化层位于所述核心器件的伪栅极下方的部分以及位于所述IO器件的伪栅极下方的部分；步骤S106：在所述核心器件的伪栅极原来的位置形成所述核心器件的金属栅极结构，在所述IO器件的伪栅极原来的位置形成所述IO器件的金属栅极结构。

【技术特征摘要】

【专利技术属性】
技术研发人员：李勇，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：上海;31