MOS晶体管及其形成方法技术

一种MOS晶体管及其形成方法，所述MOS晶体管的形成方法包括：提供半导体衬底；在所述半导体衬底上形成栅极结构，所述栅极结构包括位于半导体衬底表面的栅介质层和位于所述栅介质层表面的栅极，栅极结构下方的部分半导体衬底作为沟道区域；仅在所述栅极结构一侧的半导体衬底内进行口袋离子注入，形成口袋区；在所述栅极结构两侧的半导体衬底内形成源极和漏极，使所述口袋区位于源极与沟道区域之间，所述源极和漏极的掺杂离子类型与口袋区的掺杂离子类型相反。所述方法可以降低MOS晶体管的热载流子效应，提高晶体管的性能。

【技术实现步骤摘要】

本专利技术涉及半导体
，特别涉及一种MOS晶体管及其形成方法。
技术介绍
金属-氧化物-半导体(MOS)晶体管是半导体制造中的最基本元件，其广泛适用于各种集成电路中。MOS晶体管一般为对称结构，主要包括:位于半导体衬底表面的栅极结构、位于栅极结构两侧的半导体衬底内的源极和漏极。其中源极和漏极是通过高掺杂形成的，根据器件类型不同，可分为N型掺杂(NMOS)和P型掺杂(PMOS)。随着集成电路向超大规模集成电路发展，集成电路内部的电路密度越来越大，所包含的元件数量也越来越多，半导体元件的尺寸也随之减小，在器件按比例缩小的过程中，MOS晶体管的源漏极之间的漏电流也进一步提高；并且，由于MOS晶体管的漏极电压并不随半导体元件尺寸减小而减小，这就导致源漏区间的沟道电场的增大，在强电场作用下，载流子在两次碰撞之间会加速到比热运动速度高许多倍的速度；电场强度增加到一定程度，使载流子的能量足够高时，就会离开衬底，隧穿进入栅氧化层中，被栅氧化层中的晶格缺陷所俘获，这种现象就是热载流子效应。热载流子效应会增加NMOS晶体管的阈值电压，减小PMOS晶体管的阈值电压，使半导体器件的性能退化，并影响长期运行的可靠性。所以，现有的MOS晶体管的性能有待进一步的提闻。
技术实现思路
本专利技术解决的问题是提供一种MOS晶体管及其形成方法，提高MOS晶体管的性能。为解决上述问题，本专利技术提供一种MOS晶体管的形成方法，包括:提供半导体衬底；在所述半导体衬底上形成栅极结构，所述栅极结构包括位于半导体衬底表面的栅介质层和位于所述栅介质层表面的栅极，栅极下方的部分半导体衬底作为沟道区域；仅在所述栅极结构一侧的半导体衬底内进行口袋离子注入，形成口袋区；在所述栅极结构两侧的半导体衬底内形成源极和漏极，使所述口袋区位于源极与沟道区域之间，所述源极和漏极的掺杂离子类型与口袋区的掺杂离子类型相反。可选的，待形成的晶体管为NMOS晶体管，所述口袋离子注入的离子类型为P型离子。可选的，所述口袋离子注入的离子为In，离子能量为30KeV?50KeV，剂量为lE14atom/cm2?3E14atom/cm2,形成的口袋区内的惨杂离子浓度为lE14atom/cm3?3E14atom/cm3。可选的，待形成的晶体管为PMOS晶体管，所述口袋离子注入的离子类型为N型离子。可选的，所述口袋离子注入的离子为As，离子能量为2KeV?5KeV，注入剂量为5E14atom/cm2?7E14atom/cm2,形成的口袋区内的惨杂离子浓度为5E14atom/cm3?7E14atom/cm3。可选的，形成所述源极和漏极的方法包括:对所述栅极结构两侧的半导体衬底内进行轻掺杂离子注入，形成轻掺杂区；对所述栅极结构两侧的半导体衬底内进行重掺杂离子注入，形成源极和漏极。可选的，所述轻掺杂离子注入在口袋离子注入之后进行。可选的，所述轻掺杂离子注入在口袋离子注入之前进行。可选的，还包括:在所述源极、漏极和栅极表面形成金属硅化物层。可选的，所述金属硅化物层的材料包括钴化硅、镍化硅或镍钴化硅中的一种或几种。为解决上述问题，本专利技术还提供一种MOS晶体管，包括:半导体衬底；位于所述半导体衬底上的栅极结构，所述栅极结构包括位于半导体衬底表面的栅介质层和位于所述栅介质层表面的栅极，栅极下方的部分半导体衬底作为沟道区域；仅位于所述栅极结构一侧的半导体衬底内的口袋区；位于所述栅极结构两侧的半导体衬底内的源极和漏极，所述口袋区位于源极和沟道区域之间，所述口袋区的掺杂离子类型与源极的掺杂离子类型相反。可选的，所述MOS晶体管为NMOS晶体管，所述口袋区的掺杂离子为P型离子。可选的，所述口袋区的掺杂离子为In，掺杂浓度为1E14 atom/cm3?3E14 atom/3cm ο可选的，所述MOS晶体管为PMOS晶体管，所述口袋区的掺杂离子为N型离子。可选的，所述口袋区的掺杂离子为As，掺杂浓度为5E14 atom/cm3?7E14 atom/3cm ο可选的，还包括:位于源极、漏极和栅极表面的金属硅化物层。可选的，所述金属硅化物层的材料包括钴化硅、镍化硅或镍钴化硅中的一种或几种。与现有技术相比，本专利技术的技术方案具有以下优点:本专利技术的技术方案，在栅极结构一侧的半导体衬底内进行口袋离子注入，形成口袋区；在栅极结构两侧的半导体衬底形成源极和漏极，使所述口袋区位于源极与沟道区域之间，并且所述口袋区的掺杂离子类型与源极、漏极的掺杂离子类型相反。所述口袋区的掺杂离子的电性与源极的掺杂电性相反，可以使得所述源极在靠近栅极结构下方的耗尽区变窄，缓解了短沟道效应从而降低源漏极的漏电流。并且，所述口袋区仅形成在栅极结构一侧的源极与沟道区域之间，由于在晶体管工作过程中，只在漏极一端加电压，而源端不加电压或者仅加一小电压，所以所述口袋区内掺杂离子受到的源极与半导体衬底之间的电场作用较小，能够降低热载流子效应，从而减少衬底漏电流，提高晶体管的寿命。【附图说明】图1至图6是本专利技术的实施例的MOS晶体管的形成过程的结构示意图；图7是本专利技术的实施例的MOS晶体管与现有MOS晶体管的漏极漏电流的曲线图；图8是本专利技术的实施例的MOS晶体管与现有MOS晶体管的衬底电流密度曲线图。【具体实施方式】如
技术介绍
中所述，现有技术形成的MOS晶体管的漏电流较高，热载流子效应显著，使得MOS晶体管的性能有待进一步的提高。可以通过增加沟道长度来降低晶体管的短沟道效应，以降低MOS晶体管的漏电流，但是提高沟道长度会导致MOS晶体管的沟道导通电阻增加，从而影响MOS晶体管的开关速度。研究发现，还可以在栅极结构两侧的半导体衬底内进行口袋离子注入，所述口袋离子注入采用的掺杂离子类型与MOS晶体管的类型相反，在源漏区和沟道区域之间形成口袋区，能够抑制MOS晶体管的漏电流。为了节约工艺步骤，在栅极两侧的半导体衬底内同时形成所述口袋区，但是却会降低MOS晶体管的热载流子效应的可靠性。例如，对于NMOS晶体管，由于NMOS晶体管的漏极会接一个较大的正电压，与衬底之间形成较大的电场，会造成所述漏端的口袋区内的掺杂离子碰撞离化，形成热载流子，加剧热载流子效应，降低NMOS晶体管的寿命。本专利技术的实施例中，采用非对称的MOS晶体管结构，只在MOS晶体管的栅极结构一侧的半导体衬底内形成口袋区，从而可以在MOS晶体管的另一侧加电压，避免口袋区内的掺杂离子在高电场作用下发生电离碰撞而加剧热载流子效应。为使本专利技术的上述目的、特征和优点能够更为明显易懂，下面结合附图对本专利技术的具体实施例做详细的说明。请参考图1，提供半导体衬底100。所述半导体衬底100为硅衬底、硅锗衬底、绝缘体上硅衬底其中的一种。在本实施例中，所述半导体衬底100为硅衬底。本领域的技术人员可以根据待形成的半导体器件选择所述半导体衬底100的类型，因此所述半导体衬底的类型不应过分限制本专利技术的保护范围。本实施例中，所述半导体衬底100为晶面取向为(100)的硅衬底。所述半导体衬底100内还可以形成有P阱或N阱。请参考图2，在所述半导体衬底100表面形成栅极结构200，所述栅极结构包括:位于部分半导体衬底100表面的栅介质层201和位于所述栅介质层201表面的栅极202。所述栅介质层201的材料为氧化硅或高K本文档来自技高网...

【技术保护点】
一种MOS晶体管的形成方法，其特征在于，包括：提供半导体衬底；在所述半导体衬底上形成栅极结构，所述栅极结构包括位于半导体衬底表面的栅介质层和位于所述栅介质层表面的栅极，栅极结构下方的部分半导体衬底作为沟道区域；仅在所述栅极结构一侧的半导体衬底内进行口袋离子注入，形成口袋区；在所述栅极结构两侧的半导体衬底内形成源极和漏极，使所述口袋区位于源极与沟道区域之间，所述源极和漏极的掺杂离子类型与口袋区的掺杂离子类型相反。

【技术特征摘要】

【专利技术属性】
技术研发人员：宋慧芳，程勇，曹国豪，王海强，
申请(专利权)人：中芯国际集成电路制造上海有限公司，中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：上海;31