一种芯片的集成方法技术

本发明专利技术提供一种芯片的集成方法，包括以下步骤：S1：提供一半导体衬底，在所述半导体衬底正面制作有源器件；S2：接着在所述半导体衬底正面制作若干深入所述半导体衬底中的TSV导电柱，所述TSV导电柱未穿透所述半导体衬底；S3：采用金属互连工艺在所述半导体衬底正面形成正面金属互连层；S4：将所述半导体衬底背面减薄直至露出所述TSV导电柱；S5：在所述半导体衬底背面形成无源器件，所述无源器件通过所述TSV导电柱及所述正面金属互连层与所述有源器件连接。本发明专利技术将有源器件和无源器件集成到一片芯片的正背面并通过TSV互连，使制作的芯片面积减小，厚度降低，厚度减小可达到60%以上，满足芯片更加小型化的需求。

【技术实现步骤摘要】

本专利技术属于半导体制造领域，涉及。
技术介绍
目前超大规模集成电路(VLSI)正向“更快、更小、更轻、更便宜”的发展方向不断发展，芯片面积随着工艺发展不断减小，但是对于多数无源器件的面积(电容，电感等)很难随着工艺节点的减小而减小。在传统的CMOS工艺中一般常规使用的金属-绝缘体-金属(MM)电容的密度一般约为?IfF/μ m2，通常需要使用较大的芯片面积才能达到设计所要求的电容大小，这样不利于器件的小型化。另外，作为电感的器件也通常需要较大的芯片面积。采用硅通孔(TSV)技术的3D集成方法能提高器件的数据交换速度、减少功耗以及提高输入/输出端密度等方面的性能。存储器件的制造商采用同系列芯片的TSV集成技术来生产芯片堆叠型的动态随机存储器件(DRAM)，可提高单位电路板面积/体积上的器件存储容量。这种方法能减少存储器芯片和处理器芯片间信号传输的延迟并能增加带宽。对不同系列芯片进行集成的主要应用是移动设备中的图像传感器和通信芯片。采用TSV技术也可以提高器件的良率，因为大尺寸芯片可以分割为几个功能模块的芯片(小尺寸芯片具有更高的器件良率)，再将它们进行相互堆叠的垂直集成，或者将它们在同一插入中介层上进行彼此相邻的平面集成。许多方法都可以实现硅通孔TSV集成工艺。最为简单的一种方法是采用一个硅中介层，在该中介层上先刻蚀出通孔并用金属(通常是用金属铜)进行填充。这种中介层也可以具有镶嵌工艺形成的多层互连结构，用来对彼此相邻放置的芯片形成电互连。采用中介层的方法使得终端产品设计者能迅速地把两个芯片集成在一起，而无需在单个芯片上制作TSVo迄今为止，TSV的发展主要集中在了中通孔(via-middle)方式和后通孔(via_last)这两种方式上，这两种方式都是在有源芯片上制作形成TSV。在中通孔方案中，它是在金半接触/晶体管形成以后，但是在后端工序(BEOL)之前，在晶圆上刻蚀制作出TSV。在后通孔方案中，它是在后端工艺(BEOL)之后，再在减薄晶圆的背面刻蚀制作出TSV。目前通常采用iro技术(集成无源器件)将大面积无源器件集成到单独的芯片上，然后采用封装的方式将无源器件与CMOS器件集成到一起，这种方式可以大大减小芯片的面积，一定程度上促进了芯片的小型化发展。但是这种方式将芯片将堆叠在一起，反而会增加芯片的厚度。不利于器件的小型化。因此提供，以减小芯片面积、降低芯片厚度、满足芯片的小型化需求实属必要。
技术实现思路
鉴于以上所述现有技术的缺点，本专利技术的目的在于提供，用于解决现有技术中将大面积无源器件集成到单独的芯片上，然后采用封装的方式将无源器件与CMOS器件集成到一起导致芯片厚度增加，面积较大，不利于器件小型化的问题。为实现上述目的及其他相关目的，本专利技术提供，所述芯片的集成方法至少包括以下步骤:S1:提供一半导体衬底，在所述半导体衬底正面制作有源器件；S2:接着在所述半导体衬底正面制作若干深入所述半导体衬底中的TSV导电柱，所述TSV导电柱未穿透所述半导体衬底；S3:采用金属互连工艺在所述半导体衬底正面形成正面金属互连层；S4:将所述半导体衬底背面减薄直至露出所述TSV导电柱；S5:在所述半导体衬底背面形成无源器件，所述无源器件通过所述TSV导电柱及所述正面金属互连层与所述有源器件连接。可选地，于所述步骤S5中，在所述半导体衬底背面形成无源器件之前首先在所述半导体衬底背面形成一绝缘层，所述绝缘层未覆盖所述TSV导电柱，然后再在所述绝缘层上形成所述无源器件。可选地，所述绝缘层的材料为聚酰亚胺。可选地，于所述步骤S5中在所述半导体衬底背面形成无源器件后，继续在所述半导体衬底背面形成背面金属互连层。可选地，形成所述背面金属互连层后，接着在所述背面金属互连层上形成钝化层。可选地，于所述步骤S4中减薄半导体衬底背面及所述步骤S5中在所述半导体衬底背面形成无源器件时，所述半导体衬底正面固定于一负载基板上。可选地，所述无源器件包括电容、电感及电阻中的一种或多种。可选地，所述有源器件包括晶体三极管、场效应管及晶闸管中的一种或多种。可选地，所述TSV导电柱的材料包括Cu。可选地，所述TSV导电柱与所述半导体衬底之间依次形成有扩散阻挡层及介质层。如上所述，本专利技术的芯片的集成方法，具有以下有益效果:本专利技术在CMOS工艺的基础上，采用背面工艺直接将大面积无源器件集成到芯片背面，并采用TSV技术将芯片正面的有源器件与芯片背面的无源器件互连。本专利技术的芯片的集成方法将有源器件和无源器件集成到一片芯片上，并通过TSV导电柱进行互连，不仅可以实现芯片面积的大大降低，同时使制作的芯片相对于堆叠集成芯片厚度显著降低，厚度减小可达到60%以上，满足芯片更加小型化的需求。【附图说明】图1显示为本专利技术的芯片的集成方法的工艺流程图。图2显示为本专利技术的芯片的集成方法中在半导体衬底正面制作有源器件的示意图。图3显示为本专利技术的芯片的集成方法中在半导体衬底正面制作TSV导电柱的示意图。图4显示为本专利技术的芯片的集成方法中在半导体衬底正面制作正面金属互连层的示意图。图5显示为本专利技术的芯片的集成方法中将半导体衬底背面减薄的示意图。图6显示为本专利技术的芯片的集成方法中在半导体衬底背面形成绝缘层的示意图。图7显示为本专利技术的芯片的集成方法中在绝缘层上形成无源器件的示意图。图8显示为本专利技术的芯片的集成方法中在半导体衬底背面形成背面金属互连层及钝化层的示意图。图9显示为本专利技术的芯片的集成方法中将半导体衬底翻转并去除负载基板后的示意图。图10显示为利用本专利技术的芯片的集成方法形成的一种芯片的结构示意图。元件标号说明SI ?S5 步骤I半导体衬底2有源器件3TSV 导电柱4正面金属互连层5负载基板6绝缘层7无源器件8背面金属互连层9钝化层【具体实施方式】以下通过特定的具体实例说明本专利技术的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本专利技术的其他优点与功效。本专利技术还可以通过另外不同的【具体实施方式】加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本专利技术的精神下进行各种修饰或改变。请参阅图1至图10。需要说明的是，本实施例中所提供的图示仅以示意方式说明本专利技术的基本构想，遂图式中仅显示与本专利技术中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。本专利技术提供，请参阅图1，显示为本专利技术的芯片的集成方法的工艺流程图，如图所示，该方法至少包括以下步骤:步骤S1:提供一半导体衬底，在所述半导体衬底正面制作有源器件；步骤S2:接着在所述半导体衬底正面制作若干深入所述半导体衬底中的TSV导电柱，所述TSV导电柱未穿透所述半导体衬底；步骤S3:采用金属互连工艺在所述半导体衬底正面形成正面金属互连层；步骤S4:将所述半导体衬底背面减薄直至露出所述TSV导电柱；步骤S5:在所述半导体衬底背面形成无源器件，所述无源器件通过所述TSV导电柱及所述正面金属互连层与所述有源器件连接。首先请参阅图2，执行步骤S1:提供一半导体衬底1，在所述半导体衬底I正面制作有源器件2。具体的，所述半导体衬底I为硅、锗、SOI等常规半导体衬底，采用常规的CMOS前段工艺如氧化、扩散、本文档来自技高网...

【技术保护点】
一种芯片的集成方法，其特征在于，所述芯片的集成方法至少包括以下步骤：S1：提供一半导体衬底，在所述半导体衬底正面制作有源器件；S2：接着在所述半导体衬底正面制作若干深入所述半导体衬底中的TSV导电柱，所述TSV导电柱未穿透所述半导体衬底；S3：采用金属互连工艺在所述半导体衬底正面形成正面金属互连层；S4：将所述半导体衬底背面减薄直至露出所述TSV导电柱；S5：在所述半导体衬底背面形成无源器件，所述无源器件通过所述TSV导电柱及所述正面金属互连层与所述有源器件连接。

【技术特征摘要】

【专利技术属性】
技术研发人员：李新，戚德奎，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：上海;31