半导体器件及其形成方法技术

本发明专利技术提供一种半导体器件及其形成方法，包括：提供衬底；在衬底上形成栅极；在栅极的侧壁上形成侧墙；在栅极、侧墙以及衬底上形成沉积层，沉积层与衬底的材料相同；在形成沉积层后，对栅极两侧的沉积层以及衬底进行掺杂，以形成源区以及漏区。此外，本发明专利技术还提供一种半导体器件，包括：衬底、设于衬底上的栅极、设于栅极的侧壁的侧墙、设于栅极、侧墙以及衬底上的沉积层，沉积层与衬底的材料相同。本发明专利技术的技术方案具有以下优点：尽量补偿在进行第一掺杂之前，衬底上可能产生的凹陷；尽量补偿在第一掺杂之后、第二掺杂之前，衬底或者第一沉积层上可能产生的凹陷，以尽量填平衬底上的凹陷，同时尽量使形成的源区、漏区不向衬底底部偏移。

【技术实现步骤摘要】

本专利技术涉及半导体制造领域，具体涉及一种。
技术介绍
在现有的形成半导体器件的各个步骤中往往不可避免的在栅极两侧的衬底上形成凹陷(r_ss)。例如，在形成栅极的工艺中，现有的做法是在衬底上覆盖一层栅极材料层，然后通过掩模刻蚀的方法，去除部分栅极材料层，保留下来的剩余的栅极材料层便作为栅极。在刻蚀栅极材料层的过程中，往往难以避免对衬底部分造成损耗(loss)，特别是在栅极材料层与衬底材料相接近的情况下，对衬底的损耗更为明显。此外，在制作半导体器件的其它步骤比如形成栅极侧墙的工艺中，现有的做法是在衬底以及栅极上覆盖一层侧墙材料，并通过掩模刻蚀的方法，保留栅极侧壁部分的侧墙材料以形成栅极的侧墙，同样的，在刻蚀侧墙材料的过程中，也难免对衬底在造成损耗。与此同时，由于衬底与栅极连接的部分始终没有暴露出，所以该部分不会发生凹陷的情况，所以，衬底与栅极的连接处基本不发生损耗，而衬底位于栅极两侧的部分发生损耗，也就是说，衬底与栅极的连接处与衬底在栅极两侧的位置之间产生了高度差，这种高度差便形成了所述的凹陷。所述凹陷会使得后续形成的源区、漏区的位置向衬底的底部偏移，进而影响半导体器件的性能。除此之外。在后续形成层间互联结构的步骤中，源区、漏区的位置向衬底底部偏移意味着在源区、漏区上形成的硅化物层也会相应的向衬底方向偏移，影响工艺的进行。在半导体器件尺寸逐渐减小的今天，所述凹陷带来的负面效果变得越来越明显。因此，如何改善半导体器件中衬底的凹陷以尽量避免后续形成的源区、漏区向衬底的底部偏移，成为本领域技术人员亟待解决的问题。
技术实现思路
本专利技术解决的问题是提供一种，通过在衬底上形成沉积层，以补偿衬底上的高度差，进而尽量避免衬底中形成的源区以及漏区向衬底底部偏移。为解决上述问题，本专利技术提供一种半导体器件的形成方法，包括:提供衬底；在所述衬底上形成栅极；在所述栅极的侧壁上形成侧墙；在所述栅极、侧墙以及衬底上形成沉积层，所述沉积层与所述衬底的材料相同；在形成所述沉积层后，对所述栅极两侧的沉积层以及衬底进行掺杂，以形成源区以及漏区。可选的，形成栅极的步骤包括:形成多晶硅栅极。可选的，形成侧墙的步骤包括:在所述栅极的侧壁上形成第一侧墙，在第一侧墙的侧壁上形成第二侧墙；形成沉积层、进行掺杂的步骤包括:在形成第二侧墙之前，在所述栅极、第一侧墙以及衬底上形成第一沉积层，所述第一沉积层与所述衬底的材料相同；在形成所述第一沉积层后，对所述栅极两侧的第一沉积层以及衬底进行第一掺杂；以及，在形成第二侧墙之后，在所述第一侧墙、第二侧墙以及衬底上形成第二沉积层，所述第二沉积层与所述衬底的材料相同；在形成第二沉积层后，对所述栅极两侧的第二沉积层、第一沉积层以及衬底进行第二掺杂，以形成源区以及漏区。可选的，所述第一侧墙为二氧化硅或者氮化硅侧墙。可选的，在形成栅极的步骤之后，形成第一侧墙的步骤之前，还包括以下步骤:在所述衬底以及栅极上形成第三沉积层，所述第三沉积层与所述衬底的材料相同。可选的，所述衬底、第一沉积层、第二沉积层以及第三沉积层均采用硅作为材料。可选的，所述第一沉积层、第二沉积层以及第三沉积层的厚度不超过20埃。可选的，所述第一沉积层、第二沉积层以及第三沉积层均采用原子层沉积的方法形成。可选的，述第一沉积层、第二沉积层以及第三沉积层的材料为硅，原子层沉积的反应气体包括二氯二氢娃以及氢气。可选的，在原子层沉积的过程中，使沉积的气压在5?50托的范围内，沉积温度在400?800摄氏度的范围内；二氯二氢硅的流量在10?500标况毫升每分，氢气的流量在I?100标准升每分钟。可选的，所述第一沉积层、第二沉积层以及第三沉积层的材料为硅，原子层沉积的反应气体包括乙娃烧。可选的，在原子层沉积的过程中，使沉积的气压在100?500托的范围内，沉积温度在400?600摄氏度的范围内；乙硅烷的流量在500?1500标准升每分钟。可选的，进行第一掺杂的步骤包括:对所述栅极两侧的第一沉积层进行轻掺杂，或者，对所述栅极两侧的第一沉积层以及衬底进行轻掺杂。可选的，所述第二侧墙为氮氧化物侧墙。此外，本专利技术还提供一种半导体器件，包括:衬底；设于所述衬底上的栅极；设于所述栅极的侧壁的侧墙；设于所述栅极、侧墙以及衬底上的沉积层，所述沉积层与所述衬底的材料相同。可选的:所述侧墙包括第一侧墙以及第二侧墙；所述沉积层包括第一沉积层以及第二沉积层，其中:所述第一沉积层设于所述衬底、栅极以及第一侧墙上；所述第二侧墙设于所述第一沉积层上；所述第二沉积层设于第一沉积层以及第二侧墙上。可选的，在所述栅极与所述第一侧墙之间还设有第三沉积层，所述第三沉积层位于所述衬底与第一沉积层之间，所述第三沉积层与所述衬底的材料相同。可选的，其特征在于，所述衬底、第一沉积层、第二沉积层以及第三沉积层的材料为娃。可选的，其特征在于，所述第一沉积层、第二沉积层以及第三沉积层的厚度不超过20埃。与现有技术相比，本专利技术的技术方案具有以下优点:在所述栅极、侧墙以及衬底上形成与衬底相同材料的沉积层，以尽量在进行掺杂之前，补偿所述衬底上可能产生的凹陷，以减少凹陷对掺杂区的影响。进一步，在可选方案中，在轻掺杂之前，在第一侧墙上形成第一沉积层，还在形成源区以及漏区之前，在第一沉积层以及第二侧墙上覆盖与衬底相同材料的第二沉积层，以尽量补偿在第一掺杂之后、第二掺杂之前，衬底或者第一沉积层上可能产生的凹陷，以尽量填平衬底上的凹陷，同时尽量使形成的源区、漏区不向衬底底部偏移。进一步，采用原子层沉积的方法形成第一沉积层以及第二沉积层，有利于较为精确的控制第一沉积层以及第二沉积层的厚度，尽量避免出现形成的第一沉积层或者第二沉积层过薄或者过厚的情况。【附图说明】图1是本专利技术一种半导体器件的形成方法在一实施例的流程示意图；图2至图8是图1的半导体器件在各个步骤的结构示意图；图9是本专利技术一种半导体器件在一实施例的结构示意图。【具体实施方式】在现有的形成半导体器件的过程中，比如形成栅极或者栅极侧墙的步骤中，难免对衬底造成损耗(loss)，使得衬底上用于形成源区以及漏区的部分发生凹陷(recess)，一方面，衬底上的凹陷部分会影响半导体器件性能，比如在凹陷处会产生寄生电容；另一方面，衬底上的凹陷会导致形成的源区、漏区向衬底的底部偏移，这种偏移会影响后续形成层间互联结构的工艺的进行。因此，本专利技术提供一种半导体器件的形成方法，包括:提供衬底；在所述衬底上形成栅极；在所述栅极的侧壁上形成侧墙；在所述栅极、侧墙以及衬底上形成沉积层，所述沉积层与所述衬底的材料相同；在形成所述沉积层后，对所述栅极两侧的沉积层以及衬底进行掺杂。本专利技术在所述栅极、侧墙以及衬底上形成与衬底相同材料的沉积层，以尽量在进行掺杂之前，补偿所述衬底上可能产生的凹陷，以减少凹陷对掺杂区的影响。参考图1为本专利技术半导体器件的形成方法在一实施例的流程示意图，本专利技术在本实施例包括以下步骤:步骤SI，提供衬底；步骤S2，在所述衬底上形成栅极；步骤S3，在所述衬底以及栅极上覆盖第三沉积层，所述第三沉积层与所述衬底的材料相同；步骤S4，在所述栅极的侧壁上形成第一侧墙；步骤S5，在所述栅极、第一侧墙以及衬底上覆盖第一沉积层，所述第一沉积层与所述衬底的材料相同；步骤S6，在覆盖所述第一沉积层本文档来自技高网...

【技术保护点】
一种半导体器件的形成方法，其特征在于，包括：提供衬底；在所述衬底上形成栅极；在所述栅极的侧壁上形成侧墙；在所述栅极、侧墙以及衬底上形成沉积层，所述沉积层与所述衬底的材料相同；在形成所述沉积层后，对所述栅极两侧的沉积层以及衬底进行掺杂。

【技术特征摘要】

【专利技术属性】
技术研发人员：张海洋，任佳，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：上海;31