半导体器件结构及其制造方法技术

本发明专利技术提供了形成半导体器件结构的方法的实施例。该方法包括在半导体衬底上方形成栅极堆叠件以及在栅极堆叠件的侧壁上方形成密封结构。该方法还包括在半导体衬底、密封结构和栅极堆叠件上方形成伪遮蔽层。该方法还包括在伪遮蔽层上实施离子注入工艺以在半导体衬底中形成源极区和漏极区。此外，该方法包括在形成源极区和漏极区之后去除伪遮蔽层。

【技术实现步骤摘要】

本专利技术涉及半导体领域，更具体地，涉及。
技术介绍
半导体集成电路（IC)工业经历了快速的发展。IC材料和设计中的技术进步产生 出了一代又一代1C，每代IC都比前一代IC更小更复杂。 在IC演进的过程中，在几何尺寸（即，可以使用制造工艺创建的最小组件（或 线））减小的同时，功能密度（即，每芯片面积的互连器件的数量）通常增加。该按比例缩 小工艺通过增加生产效率并且降低相关成本提供益处。 然而，这些发展还增加了处理和制造 IC的复杂性。由于部件尺寸不断减小，所以 制造工艺不断地变得更加难以实施。因此，形成尺寸越来越小的可靠的半导体器件成为挑 战。
技术实现思路
为解决上述问题，本专利技术提供了一种形成半导体器件结构的方法，包括：在半导体 衬底上方形成栅极堆叠件；在栅极堆叠件的侧壁上方形成密封结构；在半导体衬底、密封 结构和栅极堆叠件上方形成伪遮蔽层；在伪遮蔽层上实施离子注入工艺以在半导体衬底中 形成源极区和漏极区；以及在形成源极区和漏极区之后去除伪遮蔽层。 其中，伪遮蔽层包括光刻胶材料。 该方法进一步包括在形成伪遮蔽层之前，在半导体衬底、密封结构和栅极堆叠件 上方形成抗反射介电（ARD)层。 该方法进一步包括去除ARD层。 该方法进一步包括在形成密封结构之后以及在形成伪遮蔽层之前，在半导体衬底 中形成轻掺杂的源极区和漏极区（LDS/D)。 该方法进一步包括在半导体衬底、密封结构和栅极堆叠件上方形成蚀刻停止层。 其中，密封结构的宽度在约5nm到约15nm的范围内。 其中，密封结构与栅极堆叠件之间的宽度比率在约0. 05到约0. 7之间的范围内。 其中，完全去除伪遮蔽层。 该方法进一步包括使用金属栅电极替换栅极堆叠件的栅电极。 此外，还提供了一种形成半导体器件结构的方法，包括：在半导体衬底上方形成第 一栅极堆叠件和第二栅极堆叠件；在第一栅极堆叠件和第二栅极堆叠件的侧壁上方分别形 成密封结构；在密封结构上方形成伪遮蔽层；在伪遮蔽层上依次实施离子注入工艺，以分 别在半导体衬底中以及在第一栅极堆叠件和第二栅极堆叠件的相对侧上依次形成第一源 极区和漏极区以及第二源极区和漏极区；以及在形成第一源极区和漏极区以及第二源极区 和漏极区之后去除伪遮蔽层。 其中，使用不同的掺杂剂注入第一源极区和漏极区以及第二源极区和漏极区。 其中，伪遮蔽层包括光刻胶聚合物。 其中，完全去除伪遮蔽层。 该方法进一步包括：使用第一金属栅电极替换第一栅极堆叠件的第一栅电极；以 及使用第二金属栅电极替换第二栅极堆叠件的第二栅电极。 此外，还提供了一种半导体器件结构，包括：半导体衬底；栅极堆叠件，位于半导 体衬底上方；密封结构，位于栅极堆叠件的侧壁上方，其中，密封结构与栅极堆叠件的宽度 比率在约0. 05到约0. 7的范围内；以及蚀刻停止层，位于半导体衬底、栅极堆叠件和密封结 构的上方，其中，蚀刻停止层与密封结构直接接触。 其中，在密封结构和蚀亥Ij停止层之间没有中间层。 其中，密封结构包括氮化硅。 其中，栅极堆叠件包括金属栅电极和栅极介电层。 其中，密封结构与金属栅电极直接接触。【附图说明】 为了更全面地理解本专利技术及其优势，现将结合附图所进行的以下描述作为参考， 其中： 图IA至图IH是根据一些实施例的用于形成半导体器件结构的工艺的各个阶段的 截面图。 图2是根据一些实施例的半导体器件结构的截面图。 图3是根据一些实施例的半导体器件结构的截面图。【具体实施方式】 下面，详细讨论本专利技术各实施例的制造和使用。然而，应该理解，各个实施例可以 在多种具体环境中实施。所讨论的具体实施例仅仅是示例性的，而不用于限制本专利技术的范 围。 以下公开内容提供了许多用于实施所提供的主题的不同特征的不同实施例或实 例。以下描述组件和布置的具体实例以简化本专利技术。当然，这仅仅是实例，并不是用于限制 本专利技术。此外，在以下描述中，第一工艺在第二工艺之前实施可以包括在第一工艺之后立 即实施第二工艺的实施例，还可以包括在第一工艺和第二工艺之间实施额外的工艺的实施 例。为了简单和清楚的目的，各个部件可以以不同的尺寸任意绘制。而且，在以下描述中， 第一部件形成在第二部件上方或者上可以包括第一部件和第二部件直接接触的实施例，还 可以包括在第一部件和第二部件之间形成有额外的部件，从而使得第一部件和第二部件不 直接接触的实施例。 描述了实施例的一些变化。贯穿各个附图和示例性实施例，相同的参考标号用于 代表相同的元件。附加的操作可以提供在该方法之前、期间和之后，且对该方法的其他实施 例可以替换或消除所描述的一些操作。 图IA至图IH是根据一些实施例的用于形成半导体器件结构的工艺的各个阶段的 截面图。如图IA所示，提供了半导体衬底100。在一些实施例中，半导体衬底100是半导体 晶圆（诸如硅晶圆）或半导体晶圆的一部分。在一些实施例中，半导体衬底100包括元素 半导体材料，元素半导体材料包括单晶体、多晶体或无定形结构的硅或锗。在一些其他实施 例中，半导体衬底100包括化合物半导体（诸如碳化硅、砷化镓、磷化镓、磷化铟、砷化铟）、 合金半导体（诸如 SiGe、GaAsP、AlInAs、AlGaAs、GaInAs、GaInP、GaInAsP)或它们的组合。 在一些实施例中，半导体衬底100包括多层半导体、绝缘体上半导体（SOI)(诸如绝缘体上 硅或绝缘体上锗）或它们的组合。 在一些实施例中，在半导体衬底100中形成隔离结构102以限定半导体衬底100 中的各个有源区。隔离结构102使相邻的器件（例如，晶体管）彼此电隔离。例如，隔离结 构102包括氧化娃、氮化娃、氮氧化娃、氟掺杂的娃酸盐玻璃（FSG)、低K介电材料、其他合适 的材料或它们的组合。可以使用诸如半导体的局部氧化（L0C0S)、浅沟槽隔离（STI)等的隔 离技术形成隔离结构102。在一些实施例中，隔离结构102的形成包括：通过光刻工艺图案 化半导体衬底100、在半导体衬底100中蚀刻沟槽（例如，通过使用干蚀刻、湿蚀刻、等离子 体蚀刻工艺或它们的组合）、以及使用介电材料填充沟槽（例如，通过使用化学汽相沉积工 艺）。在一些实施例中，填充的沟槽具有多层结构，诸如用氮化硅或氧化硅填充的热氧化物 衬里层。 在一些实施例中，如图IA所示，在半导体衬底100中依次形成P阱区12P和N阱 区12N。在一些实施例中，分别实施不同的离子注入工艺以形成P阱区12P和N阱区12N。 通过使用两种不同的注入掩模层，在不同的离子注入工艺中依次形成P阱区12P和N阱区 12N。 在一些实施例中，第一注入掩模层（未示出）用于覆盖半导体衬底100的第一部 分。第一注入掩模层具有暴露半导体衬底100的另一部分的开口。在一些实施例中，第一 注入掩模层是图案化的光刻胶层，诸如氮化硅层。之后，在半导体衬底100的暴露部分上实 施第一离子注入工艺以形成诸如P阱区12P的阱区。例如，将P型掺杂剂注入到半导体衬 底100的暴露部分中以形成P阱区12P。然后，去除第一注入掩模层。 之后，在一些实施例中，使用第二注入掩模层（未示出）以覆盖P阱区12P。第二 注入掩模层具有暴露半导体衬底100之前由第一注入掩模层覆盖的部分的开口。在一些实 施例中，第二注入掩模层是图案化的光刻胶层本文档来自技高网...

【技术保护点】
一种形成半导体器件结构的方法，包括：在半导体衬底上方形成栅极堆叠件；在所述栅极堆叠件的侧壁上方形成密封结构；在所述半导体衬底、所述密封结构和所述栅极堆叠件上方形成伪遮蔽层；在所述伪遮蔽层上实施离子注入工艺以在所述半导体衬底中形成源极区和漏极区；以及在形成所述源极区和所述漏极区之后去除所述伪遮蔽层。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：张哲诚，陈臆仁，张永融，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾;71