半导体器件及其制作方法技术

本发明专利技术公开了一种半导体器件及其制作方法。所述方法包括：提供半导体衬底；在所述半导体衬底上形成介电层，在所述介电层中形成有凹槽；在所述凹槽内和所述介电层上形成相变材料层，所述相变材料层填满所述凹槽；在所述相变材料层上形成保护层；以及执行化学机械抛光工艺，去除所述保护层和所述凹槽以外的相变材料层。根据本发明专利技术的制作半导体器件的方法，在相变材料层的上面形成保护层。该保护层在化学机械抛光过程中覆盖相变材料层，可以保护相变材料层，避免在抛光过程中将相变材料层完全拔出。

【技术实现步骤摘要】

本专利技术涉及半导体制造工艺，特别涉及一种。
技术介绍
相变存储器（PCM)是近年来兴起的一种非挥发性半导体存储器。与传统的存储器 相比，它具有存储单元尺寸小、高读写速度、低功耗、循环寿命长以优异的抗辐照性能等优 点。基于上述有优点，相变存储器不仅能够取代现有的存储器，而且还在普通存储器达不到 的一些领域(诸如空间、航天技术和军事等领域）产生新的应用。 图1是现有技术的相变存储器单元的剖视图。如图1所示，相变存储器单元100 包括底部电极101、相变插塞102和顶部电极103。底部电极101、相变插塞102和顶部电极 103由介电层104包围与周围器件隔离。相变插塞102由相变材料(例如Ge-Sb-Te相变材 料)形成。不同强度的电流流经相变插塞102,通过电流流过相变插塞102所产生的热效应 将相变材料由晶态（SET态)转变为非晶态（RESET态)，即可以对相变材料进行复位（RESET) 操作。 相变材料通过电脉冲引起的局部发热而将其相态转变为晶态和非晶态，相变存储 器就是利用该特性存储二进制信息的半导体器件。相变存储器是基于电阻的存储器，通过 相变材料在晶态和非晶态间的转换而相应呈现低阻和高阻的电阻特性来达到存储二进制 信息的目的。 相变插塞102的形成方式包括以下步骤：如图2A所示，在介电层104中形成与 底部电极101对准的开口 105 ;如图2B所示，在开口 105内和介电层104上形成相变材料 层106 ;如图2C所示，执行化学机械抛光工艺去除开口以外的相变材料层，以形成相变插塞 106。但是，相变材料层106与其下方的介电层104的粘附力较差，且由于相变材料层106 自身的特性无法在相变材料层106和介电层104之间形成胶层。这导致在化学机械抛光过 程中很容易将开口 105内的相变材料层106拉出，如图2C所示。并且随着关键尺寸减小， 为了扩大沉积相变材料层106 (例如采用物理气相沉积或化学气相沉积）的工艺窗口，通常 会形成浅的相变插塞102。这样会进一步增大开口 105内的相变材料层106在化学机械抛 光过程中被拉出。 因此，需要一种，以至少在一定程度上解决现有技术中 存在的问题。
技术实现思路
在
技术实现思路
部分中引入了一系列简化形式的概念，这将在【具体实施方式】部分中进 一步详细说明。本专利技术的
技术实现思路
部分并不意味着要试图限定出所要求保护的技术方案的 关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。 本专利技术提供一种半导体器件的制作方法，所述方法包括：提供半导体衬底；在所 述半导体衬底上形成介电层，在所述介电层中形成有凹槽；在所述凹槽内和所述介电层上 形成相变材料层，所述相变材料层填满所述凹槽；在所述相变材料层上形成保护层；以及 执行化学机械抛光工艺，去除所述保护层和所述凹槽以外的相变材料层。 优选地，所述保护层的抛光速率小于所述相变材料层的抛光速率。 优选地，所述保护层的结合力大于所述相变材料层的结合力。 优选地，所述保护层包括TiN、TaN、Ti、Ta中的一种或多种。 优选地，所述保护层的厚度为50A-200A。 优选地，所述方法用于形成用于相变存储器的相变插塞。 优选地，所述介电层中还形成有底部电极，所述底部电极位于所述相变插塞的下 方且与所述相变插塞电连接。 优选地，所述方法还包括在所述相变插塞的正上方形成与所述相变插塞电连接的 顶部电极。 本专利技术还提供一种半导体器件，所述半导体器件是采用如上所述的任一种方法形 成的。 根据本专利技术的制作半导体器件的方法，在相变材料层的上面形成保护层。该保护 层在化学机械抛光过程中覆盖相变材料层，可以保护相变材料层，避免在抛光过程中将相 变材料层完全拔出。【附图说明】 本专利技术的下列附图在此作为本专利技术的一部分用于理解本专利技术。附图中示出了本发 明的实施例及其描述，用来解释本专利技术的原理。在附图中， 图1是现有技术的相变存储器单元的剖视图； 图2A-2C是现有技术形制作相变插塞的过程中各个步骤获得的器件的剖视图； 图3是根据本专利技术一个实施例制作半导体器件的工艺流程图；以及 图4A-4F是根据本专利技术一个实施例制作半导体器件的过程中各步骤获得的器件 的剖视图。【具体实施方式】 接下来，将结合附图更加完整地描述本专利技术，附图中示出了本专利技术的实施例。但 是，本专利技术能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供 这些实施例将使公开彻底和完全，并且将本专利技术的范围完全地传递给本领域技术人员。在 附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相 同的元件。 应当明白，当元件或层被称为"在...上"、"与...相邻"、"连接到"或"耦合到"其 他元件或层时，其可以直接地在其他元件或层上、与之相邻、连接或耦合到其他元件或层， 或者可以存在居间的元件或层。相反，当元件被称为"直接在...上"、"与...直接相邻"、 "直接连接到"或"直接耦合到"其他元件或层时，则不存在居间的元件或层。 根据本专利技术的一个方面，提供一种半导体器件的制作方法。图3示出了根据本发 明一个实施例的半导体器件的制作方法的流程图，图4A-4F示出了采用图3中示出的流程 图来制作半导体器件过程中各步骤获得的器件的剖视图。下面将结合图3所示的流程图以 及图4A-4F所示的半导体器件剖视图描述本专利技术的半导体器件的制作方法。 执行步骤S310:提供半导体衬底。 如图4A所示，提供半导体衬底400。该半导体衬底400可以是硅、绝缘体上 硅（SOI)、绝缘体上层叠硅（SS0I)、绝缘体上层叠锗化硅（S-SiGeOI)、绝缘体上锗化硅 (SiGeOI)以及绝缘体上锗（GeOI)中的至少一种。半导体衬底400中可以形成有用于隔离 有源区的浅沟槽隔离（STI)等，浅沟槽隔离可以由氧化硅、氮化硅、氮氧化硅、氟掺杂玻璃和 /或其他现有的低介电材料形成。当然，半导体衬底400中还可以形成有其它器件，例如晶 体管等等。为了图示简洁，在这里仅用方框来表示半导体衬底400。 执行步骤S320 :在半导体衬底上形成介电层，在介电层中形成有凹槽。 如图4B所示，在半导体衬底400上形成介电层410。介质层410可为氧化硅 层，包括利用热化学气相沉积（thermalCVD)制造工艺或高密度等离子体（HDP)制造工 艺形成的有掺杂或未掺杂的氧化硅的材料层，例如未经掺杂的硅玻璃（USG)、磷硅玻璃 (PSG)或硼磷硅玻璃（BPSG)。此外，介电层410也可以是掺杂硼或掺杂磷的自旋涂布式 玻璃（spin-on-glass，S0G)、掺杂磷的四乙氧基硅烷（PTEOS)或掺杂硼的四乙氧基硅烷 (BTEOS)0 此外，介电层410的材料还可以包括例如碳氟化合物（CF)、掺碳氧化硅（SiOC)、或 碳氮化硅（SiCN)等。或者，也可以使用在碳氟化合物（CF)上当前第1页1 2 本文档来自技高网...

【技术保护点】
一种半导体器件的制作方法，其特征在于，所述方法包括：提供半导体衬底；在所述半导体衬底上形成介电层，在所述介电层中形成有凹槽；在所述凹槽内和所述介电层上形成相变材料层，所述相变材料层填满所述凹槽；在所述相变材料层上形成保护层；以及执行化学机械抛光工艺，去除所述保护层和所述凹槽以外的相变材料层。

【技术特征摘要】

【专利技术属性】
技术研发人员：蒋莉，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：上海;31