时钟发生电路制造技术

一种时钟发生电路，包括：计数单元，被配置成在输入时钟的预设时间段期间产生计数代码；控制代码发生单元，被配置成通过改变所述计数代码来产生解码代码；以及可变周期振荡单元，被配置成产生具有与所述解码代码对应的频率的输出时钟。

【技术实现步骤摘要】
【专利说明】时钟发生电路相关申请的交叉引用本申请要求2013年12月17日提交的申请号为10-2013-0157376的韩国专利申请的优先权，其全部内容通过引用合并于此。
各种实施例涉及半导体集成电路，且更具体而言，涉及时钟发生电路。
技术介绍
半导体集成电路被设计成与时钟同步工作以便高速操作。半导体集成电路可以基于从外部输入的外部时钟来产生和使用在内部使用的内部时钟。
技术实现思路
在一个实施例中，一种时钟发生电路可以包括:计数单元，被配置成在输入时钟的预设时间段期间产生计数代码。时钟发生电路还可以包括:控制代码发生单元，被配置成通过改变所述计数代码来产生解码代码。此外，时钟发生电路还可以包括:可变周期振荡单元，被配置成产生具有与所述解码代码对应的频率的输出时钟。在一个实施例中，一种时钟发生电路可以包括:计数单元，被配置成在输入时钟的预设时间段期间通过执行计数操作来产生计数代码。时钟发生电路还可以包括控制代码发生单元，被配置成响应于频率控制信号来产生与所述计数代码的代码值对应的解码代码。另外，时钟发生电路可以包括:可变周期振荡单元，被配置成产生具有与所述解码代码对应的频率的输出时钟。在一个实施例中，一种时钟发生电路包括:计数单元，被配置成响应于振荡信号的移位来产生计数代码。时钟发生电路还可以包括:控制代码发生单元，被配置成通过减小所述计数代码的代码值来产生解码代码。此外，时钟发生电路可以包括:可变周期振荡单元，被配置成产生输出时钟，其中所述输出时钟的频率在所述解码代码的代码值增大时减小。【附图说明】图1是示出根据实施例的时钟发生电路的框图；图2是示出图1所示的计数单元的框图；图3是示出图1所示的控制代码发生单元的框图；图4是示出图3所示的移位器的框图；图5是不出图4所不的移位器的表格；图6是示出图1所示的可变周期振荡单元的框图；以及图7示出采用根据本专利技术实施例的存储器控制器电路的系统的框图。【具体实施方式】下面将参照附图通过多个实施例来描述根据本专利技术的半导体装置。时钟发生电路可以具有复杂结构且由此需要大的空间，具有高的误操作可能性，消耗大量的电流，以及需要大量时间来将时钟频率设置为想要的频率。因而，多个实施例涉及简单组成的时钟发生电路。所述时钟发生电路可以理想地具有小空间、低的误操作可能性、较少的电流消耗和较少量的用以将时钟频率设置为想要的频率的时间。参见图1，示出根据时钟发生电路的框图。时钟发生电路可以包括计数单元100、控制代码发生单元200和可变周期振荡单元300。计数单元100可以在输入时钟CLK_in的预设时间段期间响应于振荡信号0SC_s来产生计数代码CNT〈0:3>。更具体而言，在预设电平期间每当振荡信号0SC_s移位至高电平时，计数单元100就可以产生计数代码CNT〈0:3>。例如，振荡信号0SC_s可以移位至输入时钟CLK_in的高电平。因而，在输入时钟CLK_in的高电平期间每当振荡信号0SC_s移位至高电平时，计数单元100就可以对计数代码CNT〈0: 3>向上计数且增大计数代码CNT〈0: 3>的代码值。控制代码发生单元200可以响应于第一和第二频率控制信号F_ctrl〈0: 1>通过改变计数代码CNT〈0: 3>来产生解码代码DECXO: 15>。例如，控制代码发生单元200可以减小计数代码CNT〈0: 3>的代码值。控制代码发生单元200还可以响应于第一和第二频率控制信号F_ctrl<0:l>通过对代码值被减小的计数代码CNT〈0:3>解码来产生解码代码DEC〈0:15>。因而，控制代码发生单元200可以响应于被禁止的第一和第二频率控制信号F_ctrl〈0:l>，对计数代码CNT〈0: 3>解码且输出解码的计数代码CNT〈0: 3>作为解码代码DEC〈0:15>。控制代码发生单元200可以将计数代码CNT〈0:3>的代码值减小至一半。另外，控制代码发生单元200可以对具有减半的代码值的计数代码CNT〈0:3>解码。此外，控制代码发生单元200可以输出解码后的具有减半代码值的计数代码CNT〈0:3>作为解码代码DECXO: 15>。控制代码发生单元200可以响应于使能的第一频率控制信号F_ctrl〈0>和禁止的第二频率控制信号F_ctrl〈l>来执行上述的步骤。控制代码发生单元200可以将计数代码CNT〈0:3>的代码值减小至四分之一。另外，控制代码发生单元200可以对具有减小至四分之一的代码值的计数代码CNT〈0:3>解码。控制代码发生单元200也可以输出解码后的具有减小至四分之一的代码值的计数代码CNT〈0:3>作为解码代码DECXO: 15>。控制代码发生单元200可以响应于禁止的第一频率控制信号F_ctrl〈0>和使能的第二频率控制信号F_ctrl〈l>来执行上述的步骤。控制代码发生单元200可以将计数代码CNT〈0:3>的代码值减小至八分之一。控制代码发生单元200也可以对具有减小至八分之一的代码值的计数代码CNT〈0:3>解码。另外，控制代码发生单元200也可以输出解码后的具有减小至八分之一的代码值的计数代码CNT〈0:3>作为解码代码DECXO: 15>。而且，控制代码发生单元200可以响应于使能的第一和第二频率控制信号F_ctrl〈0:1>来执行上述的步骤。可变周期振荡单元300可以产生具有与解码代码DECXO: 15>对应的频率的输出时钟CLK_out。更具体而言，当解码代码DEC〈0:15>的代码值增大时，可变周期振荡单元300可以减小输出时钟CLK_out的频率。当解码代码DEC〈0:15>的代码值减小时，可变周期振荡单元300也可以增大输出时钟CLK_out的频率。参见图2，示出了计数单元100的框图。计数单元100可以包括第一至第四计数器110至140。第一计数器110可以在输入时钟CLK_in的预设电平(例如高电平)期间响应于振荡信号OSC_s来操作计数。第二计数器120可以在预设电平期间响应于第一计数器110的输出来操作计数。预设电平例如可以是输入时钟CLK_in的高电平。第三计数器130可以在预设电平期间响应于第二计数器120的输出来操作计数。在这个例子中，预设电平例如可以是输入时钟CLK_in的高电平。第四计数器140可以在预设电平期间响应于第三计数器130的输出来操作计数。那么预设电平例如可以是输入时钟CLK_in的高电平。换句话说，在输入时钟CLK_in的高电平期间，每当第一至第四计数器110至140的输入信号中的每个移位至高电平，第一至第四计数器110至140中的每个就可以操作计数。参见图3，示出了示出控制代码发生单元200的框图。控制代码发生单元200可以包括移位器210和解码器220。移位器210可以将计数代码CNT〈0:3>的代码值减小一半。移位器210也可以输出减小后的计数代码CNT〈0:3>作为移位代码C0DE_s〈0:3>。而且，移位器210可以响应于第一和第二频率控制信号F本文档来自技高网...

【技术保护点】
一种时钟发生电路，包括：计数单元，被配置成在输入时钟的预设时间段期间产生计数代码；控制代码发生单元，被配置成通过改变所述计数代码来产生解码代码；以及可变周期振荡单元，被配置成产生具有与所述解码代码对应的频率的输出时钟。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：金支焕，丘泳埈，
申请(专利权)人：爱思开海力士有限公司，
类型：发明
国别省市：韩国;KR