本发明专利技术涉及一种小间距PoP封装单体，包括芯片、塑封材料和焊球；其特征是：所述焊球包括铜核球，在铜核球表面镀覆镀层钎料。所述焊球为椭球形、矩形柱形或圆柱形，铜核球为椭球形、矩形柱形或圆柱形。所述封装单体可以采用扇出型晶圆级封装或者基板PoP封装结构。本发明专利技术能够解决PoP封装坍塌、偏移的问题，并进一步减小间距，提高I/O数量。
【技术实现步骤摘要】
本专利技术涉及一种小间距PoP封装单体，属于半导体封装
技术介绍
作为目前封装高密集成的主要方式，PoP (package on package，层叠封装)得到越来越多的重视。芯片的堆叠是提高电子封装高密化的主要途径之间，PoP设计已经在业界得到比较广泛的开发和应用。现有技术中，一般采用锡球互连的PoP解决方案，这种结构在坍塌、位移(shift)等方面存在一定难度和不足。基板多层PoP芯片堆叠时，需将锡球与芯片一起塑封，不利于返修。传统的锡球X轴方向尺寸与Y轴尺寸相当，限制了间距时一步减小。
技术实现思路
本专利技术的目的是克服现有技术中存在的不足，提供一种小间距PoP封装单体，解决PoP封装坍塌、偏移的问题，并进一步减小间距，提高I/o数量。按照本专利技术提供的技术方案，所述小间距PoP封装单体，包括芯片、塑封材料和焊球；其特征是:所述焊球包括铜核球，在铜核球表面镀覆镀层钎料。进一步的，所述焊球为椭球形、矩形柱形或圆柱形，铜核球为椭球形、矩形柱形或圆柱形。进一步的，所述封装单体包括塑封材料，塑封材料中塑封芯片，芯片的正面与塑封材料的正面平齐，芯片的高度小于塑封材料的高度；在所述塑封材料的正面设置RDL层，RDL层中设置再布线金属走线层，再布线金属走线层上设置UBM层，再布线金属走线层连接UBM层和芯片上的电极，在UBM层上设置焊球。进一步的，所述封装单体包括塑封材料，塑封材料中塑封芯片和金属层，芯片的正面与塑封材料的正面平齐，芯片的高度小于塑封材料的高度；所述金属层的一表面与塑封材料的正面平齐，金属层的厚度小于塑封材料的高度；在所述塑封材料的正面设置RDL层，RDL层中设置再布线金属走线层，再布线金属走线层上设置UBM层，再布线金属走线层连接UBM层和芯片上的电极，在UBM层上设置焊球。进一步的，所述封装单体包括塑封材料，塑封材料中塑封芯片、金属层和金属柱，芯片的正面与塑封材料的正面平齐，芯片的高度小于塑封材料的高度；所述金属层的一表面与塑封材料的正面平齐，金属层的另一表面与金属柱的一端连接，金属柱的另一端与塑封材料的背面平齐；在所述塑封材料的正面设置RDL层，RDL层中设置再布线金属走线层，再布线金属走线层上设置UBM层，再布线金属走线层连接UBM层和芯片上的电极，在UBM层上设置焊球。进一步的，所述封装单体包括塑封材料，塑封材料中塑封芯片，芯片的背面与塑封材料的背面平齐，芯片的高度小于塑封材料的高度；在所述塑封材料的正面设置RDL层，RDL层中设置再布线金属走线层，再布线金属走线层上设置UBM层，再布线金属走线层连接UBM层和芯片上的电极，在UBM层上设置焊球。进一步的，所述封装单体包括塑封材料，塑封材料中塑封芯片和金属层，芯片的背面与塑封材料的背面平齐，芯片的高度小于塑封材料的高度；所述金属层的一表面与塑封材料的背面平齐，金属层的厚度小于塑封材料的高度；在所述塑封材料的正面设置RDL层，RDL层中设置再布线金属走线层，再布线金属走线层上设置UBM层，再布线金属走线层连接UBM层和芯片上的电极，在UBM层上设置焊球。进一步的，所述封装单体包括塑封材料，塑封材料中塑封芯片、金属层和金属柱，芯片的背面与塑封材料的背面平齐，芯片的高度小于塑封材料的高度；所述金属层的一表面与塑封材料的背面平齐，金属层的另一表面与金属柱的一端连接，金属柱的另一端与塑封材料的正面平齐；在所述塑封材料的正面设置RDL层，RDL层中设置再布线金属走线层，再布线金属走线层上设置UBM层，再布线金属走线层连接UBM层和芯片上的电极，在UBM层上设置焊球。进一步的，所述封装单体为基板PoP封装结构，包括基板，在基板上采用塑封材料塑封芯片，在基板的正面设置焊盘，在焊盘上设置焊球；所述塑封材料全部覆盖基板的背面。进一步的，所述封装单体为基板PoP封装结构，包括基板，在基板上采用塑封材料塑封芯片，在基板的正面设置焊盘，在焊盘上设置焊球；所述塑封材料部分覆盖基板的背面。本专利技术所述的小间距PoP封装单体及PoP封装结构，将非中心对称型球或柱应用于扇出型晶圆级封装或PoP封装，可以解决PoP封装坍塌、偏移的问题，并进一步减小间距，提高I/o数量。【附图说明】图1为本专利技术所述小间距PoP封装单体第一种实施例的示意图。图2为本专利技术所述小间距PoP封装单体第二种实施例的示意图。图3为本专利技术所述小间距PoP封装单体第三种实施例的示意图。图4为本专利技术所述小间距PoP封装单体第四种实施例的示意图。图5为本专利技术所述小间距PoP封装单体第五种实施例的示意图。图6为本专利技术所述小间距PoP封装单体第六种实施例的示意图。图7为本专利技术所述小间距PoP封装单体第七种实施例的示意图。图8为本专利技术所述小间距PoP封装单体第八种实施例的示意图。图9为本专利技术所述小间距PoP封装结构第一种实施例的示意图。图10为本专利技术所述小间距PoP封装结构第二种实施例的示意图。【具体实施方式】下面结合具体附图对本专利技术作进一步说明。实施例一:如图1所示，本专利技术包括塑封材料1-1，塑封材料1-1中塑封芯片1-2，芯片1-2的正面与塑封材料1-1的正面平齐，芯片1-2的高度小于塑封材料1-1的高度；在所述塑封材料1-1的正面设置RDL层1-3，RDL层1_3中设置再布线金属走线层1_4，再布线金属走线层1-4上设置UBM层1-5，再布线金属走线层1-4连接UBM层1-5和芯片1_2上的电极；在所述UBM层1-5上设置焊球100，焊球100包括铜核球200，在铜核球200表面镀覆镀层钎料300，镀层钎料300可以采用镍或合金材料(如SAC合金钎料);所述焊球100为椭球形、矩形柱形或圆柱形，铜核球200为椭球形、矩形柱形或圆柱形。实施例一在制作时，采用现有技术中常规的方法(fan out WLP face down工艺)进行，具体为:在载体晶圆表面涂覆一层临时键合胶，将芯片1-2的电极面朝下贴片；采用塑封材料1-1将芯片1-2塑封并固化，然后将载体晶圆及塑封材料1-1翻转并去除载体晶圆及临时键合胶；在芯片1-2的电极一面制作RDL层1-3，在RDL层1-3上进行电镀、沉积，制作再布线金属走线层1-4和UBM层1-5 ;在UBM层1_5上植本专利技术所述的焊球100，将封装体切割成单个封装单体。实施例二: 如图2所示，结构同实施例一，其中，在塑封材料1-1中还塑封有金属层2-1，金属层2-1的一表面与塑封材料1-1的正面平齐，金属层2-1的厚度小于塑封材料1-1的高度。实施例三: 如图3所示，结构同实施例二，其中，在塑封材料1-1中还塑封有金属柱3-1，金属柱3-1的一端连接金属层当前第1页1 2 本文档来自技高网...
【技术保护点】
一种小间距PoP封装单体，包括芯片、塑封材料和焊球（100）；其特征是：所述焊球（100）包括铜核球（200），在铜核球（200）表面镀覆镀层钎料（300）。
【技术特征摘要】
【专利技术属性】
技术研发人员：陈南南，王宏杰，
申请(专利权)人：华进半导体封装先导技术研发中心有限公司，
类型：发明
国别省市：江苏;32
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。