一种芯片封装结构制造技术

本实用新型专利技术提供了一种芯片封装结构，包括第一导电层，第一芯片设置在第一导电层上，其输入端与第一导电层电连接，第二导电层设置在第一芯片上，与第一芯片的输出端电连接，第二芯片设置在第二导电层上，其输入端与第二导电层电连接，第三导电层设置在第二芯片上，与其输出端电连接，第一芯片和第二芯片交错堆叠，在第一导电层、第二导电层以及第三导电层间形成第一散热通道和第二散热通道。本实用新型专利技术所述芯片封装结构，结构简洁，通过第一散热通道、第二散热通道等形成了多通道多层散热，提高了器件的使用寿命和可靠性。

【技术实现步骤摘要】

本技术涉及芯片封装
具体地说涉及一种芯片封装结构。
技术介绍
分立式封装的电力电子半导体器件广泛用于开关电源、逆变器和电机驱动器等众多场合。但分立式封装结构不但增大了器件的整体尺寸，还增加了芯片间的距离，因此分立式封装的电力电子半导体器件的连线常通过PCB板的预制导电线路相连，但这将会增大电路占用的三维空间，不利于电源系统的小型化。随着国家将“节能减排”提高到基本国策高度，能效标准不断提高，功率器件的发展趋势是：高击穿电压，低导通电阻，大电流，高工作温度，低开关损耗以及高开关速度。基于第三代半导体材料的功率器件开发，包括芯片材料、封装集成工艺以及封装关键材料等引起了包括学术界和工业界的广泛关注。众所周知，基于第三代半导体芯片封装的结构设计以及各种关键封装材料的共同作用将显著提升器件的综合性能。但国内外目前基于第三代半导体的芯片大多采用成熟的引线键合(wire bonding)技术封装或者类似wire bonding的衍生技术来实现。该类技术主要存在封装结构层次复杂，界面热阻大而不利于散热、电极接触面积小而接触电阻大导致器件损耗高、器件主要依靠单通道散热使得器件寿命低和可靠性差等缺陷。
技术实现思路
为此，本技术所要解决的技术问题在于现有技术中的半导体芯片封装结构，存在层次复杂，界面热阻大而不利于散热、电极接触面积小而接触电阻大导致器件损耗高、器件主要依靠单通道散热使得器件寿命低和可靠性r>差等缺陷，从而提供一种结构简洁，能够多通道散热的芯片封装结构。为解决上述技术问题，本技术的技术方案如下：本技术提供了一种芯片封装结构，包括：第一导电层；第一芯片，设置在所述第一导电层上，所述第一芯片的输入端与所述第一导电层电连接；第二导电层，设置在所述第一芯片上，与所述第一芯片的输出端电连接；第二芯片，设置在所述第二导电层上，所述第二芯片的输入端与第二导电层电连接；第三导电层，设置在所述第二芯片上，与所述第二芯片的输出端电连接；其中，所述第一芯片和所述第二芯片交错堆叠，在所述第一导电层、所述第二导电层以及所述第三导电层间形成第一散热通道和第二散热通道。本技术所述的芯片封装结构，所述第一导电层的外表面和所述第三导电层的外表面为散热片形状。本技术所述的芯片封装结构，所述第二导电层超出所述第一导电层和所述第三导电层的边缘部分为散热片形状。本技术所述的芯片封装结构，还包括：第一绝缘层，覆盖于所述第一导电层的外表面；第二绝缘层，覆盖于所述第三导电层的外表面。本技术所述的多芯片封装结构，还包括：第一导电柱，与所述第一芯片的控制端电连接，经所述第二导电层、所述第二散热通道、所述第三导电层以及所述第二绝缘层后伸出，并与所述第二导电层和所述第三导电层保持绝缘；第二导电柱，与所述第二芯片的控制端电连接，经所述第三导电层以及所述第二绝缘层后伸出，并与所述第三导电层保持绝缘。本技术所述的芯片封装结构，所述第一导电柱与所述第二导电层和所述第三导电层之间有缝隙，所述缝隙间填充有绝缘导热材料；所述第二导电柱与所述第三导电层之间有缝隙，所述缝隙间填充有绝缘导热材料。本技术所述的芯片封装结构，所述第一导电柱与所述第二导电层以及所述第三导电层相接触的外表面涂覆有绝缘导热材料；所述第二导电柱与所述第三导电层相接触的外表面涂覆有绝缘导热材料。本技术所述的芯片封装结构，还包括：第一二极管芯片，位于所述第一散热通道内，所述第一二极管芯片的正极通过所述第二导电层与所述第一芯片的输出端电连接，所述第一二极管芯片的负极通过所述第一导电层与所述第一芯片的输入端电连接；第二二极管芯片，位于所述第二散热通道内，所述第二二极管芯片的正极通过所述第三导电层与所述第二芯片的输出端电连接，所述第二二极管芯片的负极通过所述第二导电层与所述第二芯片的输入端电连接。本技术所述的芯片封装结构，所述第一散热通道和所述第二散热通道间均填充有绝缘导热材料。本技术所述的芯片封装结构，所述第一芯片和所述第二芯片为可控半导体芯片。本技术的上述技术方案相比现有技术具有以下优点：本技术提供了一种芯片封装结构，包括第一导电层，第一芯片设置在第一导电层上，其输入端与第一导电层电连接，第二导电层设置在第一芯片上，与第一芯片的输出端电连接，第二芯片设置在第二导电层上，其输入端与第二导电层电连接，第三导电层设置在第二芯片上，与其输出端电连接，第一芯片和第二芯片交错堆叠，在第一导电层、第二导电层以及第三导电层间形成第一散热通道和第二散热通道。本技术所述芯片封装结构，结构简洁，通过第一散热通道、第二散热通道等形成了多通道散热，提高了器件的使用寿命和可靠性。附图说明为了使本技术的内容更容易被清楚的理解，下面根据本技术的具体实施例并结合附图，对本技术作进一步详细的说明，其中图1是芯片外部未并联二极管时芯片封装结构的示意图；图2是芯片外部未并联二极管时芯片封装结构的爆炸图；图3是三个芯片封装结构并联的电路拓扑图；图4是芯片封装结构的电路拓扑图；图5是芯片外部并联二极管时芯片封装结构的示意图；图6是芯片外部并联二极管时芯片封装结构的爆炸图。图中附图标记表示为：1-第一导电层，2-第一芯片，3-第二导电层，4-第二芯片，5-第三导电层，6-第一散热通道，7-第二散热通道，8-第一绝缘层，9-第二绝缘层，10-第一导电柱，11-第二导电柱，12-第一二极管芯片，13-第二二极管芯片，21-第一芯片的输入端，22-第一芯片的输出端，23-第一芯片的控制端，41-第二芯片的输入端，42-第二芯片的输出端，43-第二芯片的控制端。具体实施方式本实施例提供了一种芯片封装结构，如图1、图2所示，包括：第一导电层1；第一芯片2，设置在所述第一导电层1上，所述第一芯片2的输入端21与所述第一导电层1电连接；第二导电层3，设置在所述第一芯片2上，与所述第一芯片2的输出端22电连接；第二芯片4，设置在所述第二导电层3上，所述第二芯片4的输入端41与第二导电层3电连接；第三导电层5，设置在所述第二芯片4上，与所述第二芯片4的输出端42电连接；其中，所述第一芯片1和所述第二芯片2交错堆叠，在所述第一导电层1、所述第二导电层3以及所述本文档来自技高网...

【技术保护点】
一种芯片封装结构，其特征在于，包括：第一导电层(1)；第一芯片(2)，设置在所述第一导电层(1)上，所述第一芯片(2)的输入端(21)与所述第一导电层(1)电连接；第二导电层(3)，设置在所述第一芯片(2)上，与所述第一芯片(2)的输出端(22)电连接；第二芯片(4)，设置在所述第二导电层(3)上，所述第二芯片(4)的输入端(41)与第二导电层(3)电连接；第三导电层(5)，设置在所述第二芯片(4)上，与所述第二芯片(4)的输出端(42)电连接；其中，所述第一芯片(1)和所述第二芯片(2)交错堆叠，在所述第一导电层(1)、所述第二导电层(3)以及所述第三导电层(5)间形成第一散热通道(6)和第二散热通道(7)。

【技术特征摘要】
1.一种芯片封装结构，其特征在于，包括：
第一导电层(1)；
第一芯片(2)，设置在所述第一导电层(1)上，所述第一芯片(2)的输入端(21)与所述第一导电层(1)电连接；
第二导电层(3)，设置在所述第一芯片(2)上，与所述第一芯片(2)的输出端(22)电连接；
第二芯片(4)，设置在所述第二导电层(3)上，所述第二芯片(4)的输入端(41)与第二导电层(3)电连接；
第三导电层(5)，设置在所述第二芯片(4)上，与所述第二芯片(4)的输出端(42)电连接；
其中，所述第一芯片(1)和所述第二芯片(2)交错堆叠，在所述第一导电层(1)、所述第二导电层(3)以及所述第三导电层(5)间形成第一散热通道(6)和第二散热通道(7)。
2.根据权利要求1所述的芯片封装结构，其特征在于，所述第一导电层(1)的外表面和所述第三导电层(5)的外表面为散热片形状。
3.根据权利要求1所述的芯片封装结构，其特征在于，所述第二导电层(3)超出所述第一导电层(1)和所述第三导电层(5)的边缘部分为散热片形状。
4.根据权利要求1所述的芯片封装结构，其特征在于，还包括：
第一绝缘层(8)，覆盖于所述第一导电层(1)的外表面；
第二绝缘层(9)，覆盖于所述第三导电层(5)的外表面。
5.根据权利要求4所述的芯片封装结构，其特征在于，还包括：第一导电柱(10)，与所述第一芯片(2)的控制端(23)电连接，经所述第二导电 层(3)、所述第二散热通道(7)、所述第三导电层(5)以及所述第二绝缘层(9)后伸出，并与所述第二导电层(3)和所述第三导电层(5)保持绝缘；
第二导电柱(11)，与所述第二芯片...

【专利技术属性】
技术研发人员：梁嘉宁，徐国卿，刘玢玢，石印洲，宋志斌，常明，蹇林旎，
申请(专利权)人：深圳先进技术研究院，
类型：新型
国别省市：广东;44