半导体装置制造方法及图纸

本发明专利技术提供一种半导体装置。上述半导体装置包括一基板，包括一电路区和一密封环区，该密封环区围绕该电路区；一第一介电层，设置于该密封环区的上方，该第一介电层具有一底部和位于该底部上方的一顶部；一第二介电层，设置于该第一介电层的上方，其中该第一介电层和该第二介电层具有不同的介电常数；以及一密封环结构，内嵌于该第二介电层和该第一介电层的该顶部两者之中，其中该密封环结构并未延伸至该第一介电层的该底部中；以及一外部密封环结构，内嵌于该第二介电层和该第一介电层两者之中，该外部密封环结构围绕该密封环结构，且延伸至该第一介电层的该底部中。本发明专利技术可明显地提升封装工艺的良率。

【技术实现步骤摘要】
【专利摘要】本专利技术提供一种半导体装置。上述半导体装置包括一基板，包括一电路区和一密封环区，该密封环区围绕该电路区；一第一介电层，设置于该密封环区的上方，该第一介电层具有一底部和位于该底部上方的一顶部；一第二介电层，设置于该第一介电层的上方，其中该第一介电层和该第二介电层具有不同的介电常数；以及一密封环结构，内嵌于该第二介电层和该第一介电层的该顶部两者之中，其中该密封环结构并未延伸至该第一介电层的该底部中；以及一外部密封环结构，内嵌于该第二介电层和该第一介电层两者之中，该外部密封环结构围绕该密封环结构，且延伸至该第一介电层的该底部中。本专利技术可明显地提升封装工艺的良率。【专利说明】半导体装置本申请是申请号为201110148043.0、专利技术名称为“半导体装置”、申请日为2011年05月25日的专利技术专利申请的分案申请。
本专利技术涉及一种半导体装置及其制造方法，特别涉及一种密封环结构及其形成方法，以保护集成电路芯片。
技术介绍
在一集成电路(IC)工艺中，会先制造半导体晶片，每一个半导体晶片包括多个半导体芯片。制造半导体晶片之后，切割半导体晶片以分离出半导体芯片，以各别封装每一个半导体芯片。 在切割和封装工艺中，使用一密封环结构以保护集成电路不受湿气衰变、离子污染和损伤的影响。 在一些配置中，密封环结构占据每一个半导体芯片的芯片面积的一巨大宽度。所以会减少每一个半导体芯片提供功能性电路的有效芯片面积。为了增加更多的有效芯片面积，必须增加每一个半导体芯片的芯片面积。因此，同一半导体晶片内的芯片总数会变少，且每一个半导体芯片的成本会变高。 因此，在此
中，有需要一种半导体装置及其制造方法，以满足上述需求且克服公知技术的缺点。
技术实现思路
有鉴于此，本专利技术一实施例提供一种半导体装置。上述半导体装置包括一基板，包括一电路区和一密封环区，上述密封环区围绕上述电路区。一密封环结构，设置于上述密封环区的上方，上述密封环结构具有一第一部分和位于上述第一部分上方的一第二部分，其中上述第一部分具有一宽度Wl，上述第二部分具有一宽度W2，且上述宽度Wl小于上述宽度 W2o 本专利技术另一实施例提供一种半导体装置。上述半导体装置一基板，包括一电路区和一密封环区，上述密封环区围绕上述电路区。一第一介电层，设置于上述密封环区的上方，上述第一介电层具有一底部和位于上述底部上方的一顶部。一第二介电层，设置于上述第一介电层的上方，其中上述第一介电层和上述第二介电层具有不同的介电常数。一密封环结构，内嵌于上述第二介电层和上述第一介电层的上述顶部两者之中，其中上述密封环结构并未延伸至上述第一介电层的上述底部中。 本专利技术又另一实施例提供一种半导体装置的制造方法。上述包括提供一基板，其具有一电路区和一密封环区。于上述密封环区的上方形成一第一介电层，上述第一介电层具有一底部和位于上述底部上方的一顶部。于上述第一介电层的上方形成一第二介电层，其中上述第一介电层和上述第二介电层具有不同的介电常数。形成一密封环结构，内嵌于上述密封环区中的上述第二介电层和上述第一介电层的上述顶部两者之中。 本专利技术又再一实施例提供一种半导体装置。上述半导体装置包括一基板，包括一电路区和一密封环区，该密封环区围绕该电路区；一第一介电层，设置于该密封环区的上方，该第一介电层具有一底部和位于该底部上方的一顶部；一第二介电层，设置于该第一介电层的上方，其中该第一介电层和该第二介电层具有不同的介电常数；以及一密封环结构，内嵌于该第二介电层和该第一介电层的该顶部两者之中，其中该密封环结构并未延伸至该第一介电层的该底部中；以及一外部密封环结构，内嵌于该第二介电层和该第一介电层两者之中，该外部密封环结构围绕该密封环结构，且延伸至该第一介电层的该底部中。 在本专利技术的实施例中，密封环结构内嵌于第二介电层和第一介电层的顶部两者之中。上述密封环结构的顶部可防止沿第一介电层和第二介电层的界面产生的破裂、剥落或分层现象。因此，可明显地提升封装工艺的良率。在本专利技术其他实施例中，密封环结构的窄于顶部的底部形成于第一介电层中，以于密封环区中提供额外的空间以供功能性集成电路和电路绕线之用。 【专利附图】【附图说明】 图1为依据本专利技术一实施例的具有密封环结构的半导体装置的制造方法的流程图。 图2为依据本专利技术另一实施例的具有密封环结构的半导体装置的制造方法的流程图。 图3为具有密封环结构的两个集成电路裸片的平面上视图。 图4和图5为从图3的C-C’切线得到本专利技术不同实施例的密封环结构的剖面图。 图6至图9为依据图4的本专利技术实施例的具有密封环结构的半导体装置工艺剖面图。 图10至图13为依据图5的本专利技术实施例的具有密封环结构的半导体装置工艺剖面图。 其中，附图标记说明如下: 100、200 ?方法； 102、104、106、108、110、202、204、206、208 ?步骤； 300A.300B?半导体装置； 301?半导体基板； 302?电路区； 304?密封环区； 306?切割道区； 308?接触条状物； 310A?第一介电层； SlOA1 ?底部； 31A2?顶部； 310B、320B ?介电层； 312?金属层； 314?介层孔层； 316A?第一部分； 316B?第二部分； 316C?密封环结构； 318?外部密封环结构； 320A?第二介电层； 322?保护层； 324?金属垫； 326?聚酰亚胺层； W1、W2、W3、W4、W5 ?宽度。 【具体实施方式】 以下以各实施例详细说明并伴随着【专利附图】【附图说明】的范例，做为本专利技术的参考依据。在附图或说明书描述中，相似或相同的部分皆使用相同的图号。且在附图中，实施例的形状或是厚度可扩大，并以简化或是方便标示。再者，附图中各元件的部分将以分别描述说明之，值得注意的是，图中未绘出或描述的元件，为所属
技术人员所知的形式。 于一半导体晶片上制造多个裸片。上述裸片借由裸片之间的切割道彼此分开。说明书中的“晶片” 一词通常与半导体基板有关，而其上形成有不同层和元件结构。在一些实施例中，半导体基板可包括娃或元素半导体，例如砷化镓(gallium arsenic)、磷化铟(indium phosphide)、娃锗(Si/Ge)或碳化娃(silicon carbide)。而上述不同层例如可包括介电层、掺杂层和/或多晶硅层。而上述元件结构例如可包括晶体管、电阻和/或电容，其可能会或可能不会借由一内连线层而内部连接至额外有源电路。 请参考图1，本专利技术一实施例的具有密封环结构的半导体装置的制造方法100起始于步骤102。步骤102提供一半导体基板。上述半导体基板具有一电路区和一密封环区。上述密封环区围绕上述电路区。接着，进行步骤104，于上述密封环区和上述电路区的上方，意即半导体基板的上方，形成一第一介电层。接着，进行步骤106，形成一密封环结构的一第一部分，且内嵌于上述密封环区的第一介电层中。接着，进行步骤108，于上述第一介电层的上方形成一第二介电层。在本专利技术一实施例中，第一介电层和第二介电层具有不同的介电常数。接着，进行步本文档来自技高网...

【技术保护点】
一种半导体装置，包括：一基板，包括一电路区和一密封环区，该密封环区围绕该电路区；一第一介电层，设置于该密封环区的上方，该第一介电层具有一底部和位于该底部上方的一顶部；一第二介电层，设置于该第一介电层的上方，其中该第一介电层和该第二介电层具有不同的介电常数；一密封环结构，内嵌于该第二介电层和该第一介电层的该顶部两者之中，其中该密封环结构并未延伸至该第一介电层的该底部中；以及一外部密封环结构，内嵌于该第二介电层和该第一介电层两者之中，该外部密封环结构围绕该密封环结构，且延伸至该第一介电层的该底部中。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：杨庆荣，刘豫文，唐修敏，陈宪伟，杨宗颖，于宗源，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾;71