阵列基板及显示器制造技术

本发明专利技术涉及一种阵列基板及显示器，阵列基板包括多条扇出导线、多个浮置图案以及绝缘层。多条扇出导线位于基底上。多个浮置图案配置于扇出导线上且电性绝缘于扇出导线，其中各浮置图案仅与两相邻扇出导线或仅与三相邻扇出导线重叠。绝缘层位于扇出导线以及浮置图案之间。本发明专利技术的显示器包括如上所述的阵列基板以及配置在阵列基板上的显示层。在本发明专利技术的阵列基板中，浮置图案配置在扇出导线上，因此浮置图案可避免扇出导线受到表面刮伤或断线。此外，当经由后续制程而在浮置图案上配置保护层时，浮置图案可使得保护层的高度提高，且经由浮置图案与扇出导线的配置方式，可进一步提高保护层的保护效果。

【技术实现步骤摘要】
【专利摘要】本专利技术涉及一种阵列基板及显示器，阵列基板包括多条扇出导线、多个浮置图案以及绝缘层。多条扇出导线位于基底上。多个浮置图案配置于扇出导线上且电性绝缘于扇出导线，其中各浮置图案仅与两相邻扇出导线或仅与三相邻扇出导线重叠。绝缘层位于扇出导线以及浮置图案之间。本专利技术的显示器包括如上所述的阵列基板以及配置在阵列基板上的显示层。在本专利技术的阵列基板中，浮置图案配置在扇出导线上，因此浮置图案可避免扇出导线受到表面刮伤或断线。此外，当经由后续制程而在浮置图案上配置保护层时，浮置图案可使得保护层的高度提高，且经由浮置图案与扇出导线的配置方式，可进一步提高保护层的保护效果。【专利说明】阵列基板及显示器
本专利技术是有关于一种阵列基板及显示器，且特别是有关于一种具有特殊结构的扇出线路的阵列基板以及具有此阵列基板的显示器。
技术介绍
显示面板具有主动区(active area)以及周边线路区(peripheral circuitarea) 0通常，主动区会经由其中的信号线电性连接至周边线路区，进而与控制信号或接收信号的驱动晶片电性连接。一般而言，驱动晶片有特定的尺寸设计，所以周边线路会由连接信号线的一端向驱动晶片所在的区域集中而构成扇出线路(fan-out circuit)。 扇出线路具有多条扇出导线(fan-out wire)。在公知的扇出线路制程或是显示面板的切割制程中，扇出导线容易有表层刮伤甚至是断线等问题，因此容易导致面板的显示效果下降。有鉴于此，如何有效地避免扇出导线受到刮伤或发生断线问题，将是本领域中一个非常重要的课题。
技术实现思路
本专利技术提供一种阵列基板，所述阵列基板中的扇出导线受到有效地保护，因此具有所述阵列基板的显示器能够具有良好的显示品质。 本专利技术的阵列基板包括多条扇出导线、多个浮置图案以及绝缘层。多条扇出导线位于基底上。多个浮置图案配置于扇出导线上且电性绝缘于扇出导线，其中各浮置图案仅与两相邻扇出导线或仅与三相邻扇出导线重叠。绝缘层位于扇出导线以及浮置图案之间。 本专利技术的显示器包括如上所述的阵列基板以及配置在阵列基板上的显示层。 基于上述，在本专利技术的阵列基板中，浮置图案配置在扇出导线上，因此浮置图案可避免扇出导线受到表面刮伤或断线。此外，当经由后续制程而在浮置图案上配置保护层时，浮置图案可使得保护层的高度提高，且经由浮置图案与扇出导线的配置方式，可进一步提高保护层的保护效果。 以下结合附图和具体实施例对本专利技术进行详细描述，但不作为对本专利技术的限定。 【专利附图】【附图说明】 图1是依照本专利技术的一实施方式的阵列基板的上视示意图。 图2A为图1的像素结构的上视示意图。 图2B为沿图2A的Ι-Γ线的剖面示意图。 图3A为本专利技术第一实施方式的扇出线路结构的局部示意图。 图3B为沿图3A的A-A’线所截取的放大剖面示意图。 图4A为本专利技术第二实施方式的扇出线路结构的局部示意图。 图4B为沿图4A的B-B’线所截取的放大剖面示意图。 图5A为本专利技术第三实施方式的扇出线路结构的局部示意图。 图5B为沿图5A的C-C’线所截取的放大剖面示意图。 图6A为本专利技术第三实施方式的扇出线路结构的局部示意图。 图6B为沿图6A的D-D’线所截取的放大剖面示意图。 图7A为本专利技术第三实施方式的扇出线路结构的局部示意图。 图7B为沿图7A的E-E’线所截取的放大剖面示意图。 图8是依照本专利技术的一实施方式的显示器的剖面示意图。 其中，附图标记 1:显示器 10:阵列基板 12:对向基板 14:显示层 18:浮置图案区 30、40、50、60、70:扇出线路结构 102:主动区 104:扇出线路区 100:基底 202:闸极 204:闸绝缘层 206:通道层 208:源 / 汲极 210:薄膜电晶体 220:有机绝缘层 230:接触窗 240:像素电极 310、610:扇出导线 311、611:间隔 312、613、615:扇出导线的边缘 320、420、520、620、720:浮置图案 330:绝缘层 322、522、622:浮置图案的边缘 340:保护层 612:第一扇出导线 614:第二扇出导线 630:第一绝缘层 640:第二绝缘层 A-A，、B-B，、C-C，、D-D，、E-E，、H，:线 dl、d2、d3、d4、d5、d6、d7、d8、d9、dlO:宽度 DL:资料线 I1、II1:区域 P:像素结构 SL:扫描线 【具体实施方式】 下面结合附图和具体实施例对本专利技术技术方案进行详细的描述，以更进一步了解本专利技术的目的、方案及功效，但并非作为本专利技术所附权利要求保护范围的限制。 图1是依照本专利技术的一实施方式的阵列基板的上视示意图。请参照图1，阵列基板10包括基底100。基底100的材料可为玻璃、石英、有机聚合物或是金属等等。基底100包括主动区102以及扇出线路区104。主动区102中可配置有多个像素结构P，而扇出线路区104可配置有扇出线路结构(相关描述将于下文中详细说明)。像素结构P经由多条信号线(未绘示)连接至扇出线路结构，从而像素结构P可以藉由扇出线路结构连接至驱动晶片(未绘示)，以接收来自于驱动晶片的驱动信号或是传递感测信号给驱动晶片。一般常见的连接方式包括有直接将驱动晶片配置于阵列基板10上或是藉由电路板将阵列基板10与驱动晶片连接。 图2A为图1的像素结构的上视示意图，而图2B为沿图2A的Ι_Γ线的剖面示意图。请同时参照图2Α及图2Β，像素结构P包括扫描线SL、资料线DL、薄膜电晶体210、有机绝缘层220以及像素电极240。 扫描线SL与资料线DL的延伸方向不相同，较佳的是扫描线SL的延伸方向与资料线DL的延伸方向垂直。此外，扫描线SL与资料线DL例如是位于不相同的膜层，且两者之间夹有绝缘层。扫描线SL与资料线DL主要用来传递驱动像素结构P的驱动信号。扫描线SL与资料线DL的材料通常是金属。然而，本专利技术不限于此。根据其他实施例，扫描线SL与资料线DL也可以使用其他导电材料例如是包括合金、金属氧化物、金属氮化物、金属材料的氮氧化物或是金属材料与其它导电材料的堆叠层。 薄膜电晶体210配置于基底100上。薄膜电晶体210包括闸极202、闸绝缘层204、通道层206以及源/汲极208。在薄膜电晶体210中，闸极202与扫描线SL可属于同一膜层且彼此电性连接，而源/汲极208与资料线DL可属于同一膜层且彼此电性连接。更详细地说，由于闸极202与扫描线SL可属于同一膜层，且源/汲极208与资料线DL可属于同一膜层，因此闸极202及源/汲极208的材料例如是包括金属、合金、金属氧化物、金属氮化物、金属材料的氮氧化物或是金属材料与其它导电材料的堆叠层。此外，闸绝缘层204亦可与扫描线SL与资料线DL之间的绝缘层属于同一膜层，且闸绝缘层204的材料例如是包括氧化硅、氮化硅、氮氧化硅等。 通道层206位于闸极202上方的闸绝缘层204上。通道层206的材料例如是包括氧化铟嫁锋(Indium Gallium Zinc Oxide, IGZO)、氧化铟嫁(Indiu本文档来自技高网...

【技术保护点】
一种阵列基板，其特征在于，包括：多条扇出导线，位于一基底上；多个浮置图案，配置于该些扇出导线上且电性绝缘于该些扇出导线，其中各该浮置图案仅与两相邻扇出导线或仅与三相邻扇出导线重叠；以及一绝缘层，位于该些扇出导线以及该些浮置图案之间。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：周士翔，周政盈，
申请(专利权)人：友达光电股份有限公司，
类型：发明
国别省市：中国台湾;71