阵列基板制造技术

本公开提供一种阵列基板。阵列基板包含基板、多个第一条状电极以及多个第二条状电极。多个第一条状电极位基板上方，每一第一条状电极具有相对二边缘，且相邻二第一条状电极的最相邻二边缘实质上彼此不平行。多个第二条状电极位多个第一条状电极上方，每一第二条状电极具有相对二边缘，且多个第二条状电极与多个第一条状电极交错排列。相邻二第二条状电极的最相邻二边缘实质上彼此不平行。在基板的垂直投影方向上，每一第一条状电极的边缘与相邻的第二条状电极的最相近的边缘实质上平行。本公开提供的阵列基板可以提升液晶显示面板整体的影像品质。

【技术实现步骤摘要】
阵列基板
本专利技术涉及显示
，具体而言，涉及一种具有图案化共通电极层和图案化像素电极层的阵列基板。
技术介绍
阵列基板包括主动元件、栅极线、数据线、图案化像素电极层与图案化共通电极层。基本上，阵列基板可与彩色滤光基板对位后将液晶密封于内，并且再与背光模块组装后形成一液晶显示面板。一般来说，主动元件用以控制各像素区(亦即，子像素(sub-pixel))的电压。栅极线依照时序电连接至主动元件的栅极以按序地开启主动元件，数据线依照时序对各像素区内的图案化像素电极层与图案化共通电极层之间的储存电容充电，藉此调节液晶偏转角度，每个像素区可以获得灰阶电平。而后，可以通过彩色滤光片来搭配各像素区的灰阶电平，从而每个能够发出红蓝绿颜色的像素区可以构成影像画面(frame)。一般来说，液晶偏转所需的反应时间对液晶显示面板的影像品质有相当的影响。基本上，液晶的反应时间通常是指对应液晶偏转角度而使得各像素区的“最暗转最亮”、“最亮转最暗”以及“灰阶转灰阶”的液晶偏转的反应时间。实际而言，由于“灰阶转灰阶”的所需反应时间大于“最暗转最亮”与“最亮转最暗”的所需反应时间，所以“灰阶转灰阶”的所需反应时间对液晶显示面板来说为主要考虑的因素。因此，如何有效缩短液晶由灰阶转至灰阶所需要的反应时间，在设计液晶显示面板时显得相当重要。
技术实现思路
本专利技术一实施例提出一种阵列基板，阵列基板包括基板、图案化第一电极层以及图案化第二电极层。图案化第一电极层位基板上方，图案化第一电极层具有多个第一条状电极。其中，每一第一条状电极的相对二边缘分别具有多个凹部与多个凸部，这些凹部与这些凸部交替排列。相对二边缘的多个凹部相对设置且多个凸部相对设置。图案化第二电极层位于图案化第一电极层上方，图案化第二电极层具有多个第二条状电极。其中，每一第二条状电极的相对二边缘分别具有多个凹部与多个凸部，这些凹部与这些凸部交替排列。相对二边缘的多个凹部相对设置且多个凸部相对设置。在基板的垂直投影方向上，这些第二条状电极与这些第一条状电极交错排列，相邻二第一条状电极的最相邻的二边缘实质上彼此不平行，且相邻二第二条状电极的最相邻二边缘实质上彼此不平行。每一第二条状电极的这些凸部对应其相邻的第一条状电极的这些凹部，且每一第一条状电极的这些凸部对应其相邻的第二条状电极的这些凹部。本专利技术一实施例提出一种阵列基板，阵列基板包含基板、多个第一条状电极以及多个第二条状电极。多个第一条状电极位基板上方，每一第一条状电极具有相对二边缘，且相邻二第一条状电极的最相邻二边缘实质上彼此不平行。多个第二条状电极位多个第一条状电极上方，每一第二条状电极具有相对二边缘，且相邻二第二条状电极的相邻二边缘实质上彼此不平行。在基板的垂直投影方向上，多个第二条状电极与多个第一条状电极交错排列，且每一第一条状电极的边缘与最相近的第二条状电极的相邻的边缘实质上平行。综上所述，本专利技术实施例的所提供的阵列基板，包括基板、图案化第一电极层与图案化第二电极层。图案化第一电极层的相邻两个第一条状电极相邻两个边缘实质上彼此不平行，相邻两个第二条状电极的相邻两个边缘实质上彼此不平行，每个第一条状电极的边缘与最相近的第二条状电极的相邻的边缘实质上平行。对液晶显示面板而言，显示出一个影像画面(frame)所需的时间包括储存电容的充电时间、液晶的灰阶至灰阶的反应时间等。由于液晶由灰阶转至灰阶所需要的反应时间较久，倘若降低储存电容的充电时间，则可容许液晶分子由灰阶转至灰阶的反应时间较长。因此，本专利技术实施例通过调整第一条状电极和/或第二电极的尺寸和间距，使得储存电容变小，所需的储存电容的充电时间亦随之降低，进而可容许较多的液晶的灰阶至灰阶反应时间，进而提升液晶显示面板整体的影像品质。附图说明图1为本专利技术一实施例的阵列基板的结构俯视示意图。图2(a)为图1的局部结构示意图。图2(b)为图1的局部结构示意图。图3为图1沿线A-A所示出的剖面结构示意图。图4为图1的图案化第一电极层。图5为本专利技术另一实施例的图案化第一电极层和图案化第二电极层的局部结构俯视示意图。图6为本专利技术又一实施例的图案化第一电极层和图案化第二电极层的局部结构俯视示意图。图7(a)为本专利技术另一实施例的图案化第一电极层和图案化第二电极层的局部结构俯视示意图。图7(b)对应图7(a)而示出的图案化第一电极层。图8(a)为本专利技术再一实施例的图案化第一电极层和图案化第二电极层的局部结构俯视示意图。图8(b)对应图8(a)而示出的图案化第一电极层。图9(a)为本专利技术又一实施例的图案化第一电极层和图案化第二电极层的局部结构俯视示意图。图9(b)对应图9(a)而示出的图案化第一电极层。图10为对应于图1的A-A剖线的本专利技术另一实施例的阵列基板的截面示意图。图11为本专利技术又一实施例的阵列基板的结构俯视示意图。图12为本专利技术又一实施例的阵列基板的结构俯视示意图。图13为本专利技术又一实施例的阵列基板的结构俯视示意图。图14为液晶的灰阶至灰阶可容许的反应时间随储存电容百分比的曲线图。附图标记说明：100阵列基板110基板120图案化第一电极层122第一条状电极122a第一节状部124第一连接电极1242第一环状电极1244第一主干电极130图案化第二电极层132第二条状电极132a第二节状部140导电层150反光膜a1、a2长度b1、b2宽度θ1、θ2夹角D1第一方向D2第二方向DL数据线GL栅极线L1、L2边缘LS1、LS2侧边PV绝缘层S1、S2凹部Sp1、Sp2底部TFT主动元件T1、T2凸部Tp1顶部X1间距具体实施方式请参阅图1、图2(a)、图2(b)和图3。图1为本专利技术一实施例的阵列基板的结构俯视示意图。图2(a)及图2(b)为图1的局部结构示意图。图3为图1沿线A-A所示出的剖面结构示意图。其中，阵列基板100包括基板110、主动元件TFT、图案化第一电极层120、图案化第二电极层130、多个栅极线GL以及多个数据线DL。图案化第一电极层120包括多个第一条状电极122，图案化第二电极层130包括多个第二条状电极132。多个栅极线GL以第一方向D1延伸且彼此间隔配置。多个数据线DL以第二方向延伸且彼此间隔配置。栅极线GL与数据线DL彼此交错设置而界定出多个像素区，像素区是指任两相邻的栅极线GL以及任两相邻的数据线DL交错所界定的区域。第一方向D1与第二方向D2可实质上垂直，但不以此为限。阵列基板100具有多个呈现矩阵状排列的像素区，为了便于说明，于图1中仅示出单一像素区。请参阅图1，像素区的像素结构包括多个第一条状电极122以及多个第二条状电极132。第一条状电极122位于基板110上方，且第二条状电极132位于第一条状电极122上方。在基板110的垂直投影方向上，第一条状电极122与第二条状电极132交错排列。在此实施例中，此些第一条状电极122以相同方向延伸，且彼此间隔配置。每一第一条状电极122具有相对两个边缘L1。于此，二边缘L1是指第一条状电极122在延伸方向上的相对两侧的整体边缘(即由第一条状电极122的一端延伸至另一端的边缘)。在一些实施例中，每一第一条状电极122的相对两侧的两边缘L1具有多个相对向外的凸部T1以及多个相对向内的凹部S1，而且这些凹部本文档来自技高网...

【技术保护点】
一种阵列基板，其特征在于，包括：一基板；一图案化第一电极层，位该基板上方，该图案化第一电极层具有多个第一条状电极，其中每一该第一条状电极的相对二边缘分别具有多个凹部与多个凸部，所述凹部与所述凸部交替排列，以及该相对二边缘的所述凹部相对设置且所述凸部相对设置；以及一图案化第二电极层，位于该图案化第一电极层上方，该图案化第二电极层具有多个第二条状电极，其中每一该第二条状电极的相对二边缘分别具有多个凹部与多个凸部，所述凹部与所述凸部交替排列，以及该相对二边缘的所述凹部相对设置且所述凸部相对设置；其中，在该基板的垂直投影方向上，所述第二条状电极与所述第一条状电极交错排列，相邻二该第一条状电极的最相邻的二该边缘实质上彼此不平行，相邻二该第二条状电极的最相邻二该边缘实质上彼此不平行，每一该第二条状电极的所述凸部对应其相邻的该第一条状电极的所述凹部，以及每一该第一条状电极的所述凸部对应其相邻的该第二条状电极的所述凹部。

【技术特征摘要】
2017.03.06 TW 1061072951.一种阵列基板，其特征在于，包括：一基板；一图案化第一电极层，位该基板上方，该图案化第一电极层具有多个第一条状电极，其中每一该第一条状电极的相对二边缘分别具有多个凹部与多个凸部，所述凹部与所述凸部交替排列，以及该相对二边缘的所述凹部相对设置且所述凸部相对设置；以及一图案化第二电极层，位于该图案化第一电极层上方，该图案化第二电极层具有多个第二条状电极，其中每一该第二条状电极的相对二边缘分别具有多个凹部与多个凸部，所述凹部与所述凸部交替排列，以及该相对二边缘的所述凹部相对设置且所述凸部相对设置；其中，在该基板的垂直投影方向上，所述第二条状电极与所述第一条状电极交错排列，相邻二该第一条状电极的最相邻的二该边缘实质上彼此不平行，相邻二该第二条状电极的最相邻二该边缘实质上彼此不平行，每一该第二条状电极的所述凸部对应其相邻的该第一条状电极的所述凹部，以及每一该第一条状电极的所述凸部对应其相邻的该第二条状电极的所述凹部。2.如权利要求1所述的阵列基板，其中每一该第一条状电极的该边缘与相邻的该第二条状电极的最相近的该边缘实质上平行。3.如权利要求1所述的阵列基板，其中相邻二该第一条状电极或该第二条状电极的最相邻二该边缘的所述凹部相对，且相邻二该第一条状电极或该第二条状电极的最相邻二该边缘的所述凸部相对。4.如权利要求1所述的阵列基板，其中各该第一条状电极的该边缘的各该凸部与相邻的该第一条状电极的最相邻的该边缘的该凸部直接相连接。5.如权利要求1所述的阵列基板，其中该第一条状电极或该第二条状电极的每一该边缘的任两相邻该凹部的二底部之间具有平行于所述第一条状电极的延伸方向的长度，且该长度介于10～25μm。6.如权利要求1所述的阵列基板，其中每一该第一条状电极的该相对二边缘的任两相对设置的该凹部的二底部之间具有垂直于所述第一条状电极的延伸方向的宽度，或该第二条状电极的该相对二边缘的任两相对设置的该凹部的二底部之间具有垂直于所述第二条状电极的延伸方向的宽度，且该宽度介于1～6.5μm。7.如权利要求1所述的阵列基板，其中每一该第一条状电极或该第二条状电极的每一该凸部具有一夹角，且该夹角的内夹角介于150°～170°。8.如权利要求1所述的阵列基板，其中每一该第一条状...

【专利技术属性】
技术研发人员：郑玮铭，李锡烈，邱敏轩，杨玄菱，陈儒瑾，
申请(专利权)人：友达光电股份有限公司，
类型：发明
国别省市：中国台湾,71