晶体管的形成方法技术

一种晶体管的形成方法，包括：提供衬底，所述衬底表面具有栅极结构；在所述栅极结构两侧的衬底内形成开口；在所述开口内形成应力层，所述应力层的表面等于或高于衬底表面；在所述应力层表面形成阻挡层；在形成阻挡层之后，在栅极结构两侧的衬底和应力层内形成源区和漏区；在形成源区和漏区之后，对所述衬底、栅极结构和应力层进行化学湿法清洗工艺。所形成的晶体管中的应力层形貌良好，晶体管性能稳定。

【技术实现步骤摘要】
【专利摘要】一种，包括：提供衬底，所述衬底表面具有栅极结构；在所述栅极结构两侧的衬底内形成开口；在所述开口内形成应力层，所述应力层的表面等于或高于衬底表面；在所述应力层表面形成阻挡层；在形成阻挡层之后，在栅极结构两侧的衬底和应力层内形成源区和漏区；在形成源区和漏区之后，对所述衬底、栅极结构和应力层进行化学湿法清洗工艺。所形成的晶体管中的应力层形貌良好，晶体管性能稳定。【专利说明】
本专利技术涉及半导体制造
，尤其涉及一种。
技术介绍
晶体管作为最基本的半导体器件目前正被广泛应用，随着半导体器件的元件密度和集成度的提高，晶体管的栅极尺寸变得比以往更短；然而，晶体管的栅极尺寸变短会使晶体管产生短沟道效应，进而产生漏电流，最终影响半导体器件的电学性能。目前，现有技术主要通过提闻晶体管沟道区的应力，以提闻载流子迁移率，进而提闻晶体管的驱动电流，减少晶体管中的漏电流。 现有技术提高晶体管沟道区的应力的方法为，在晶体管的源/漏区形成应力层，其中，PMOS晶体管的应力层的材料为硅锗(SiGe)，硅和硅锗之间因晶格失配形成的压应力，从而提高PMOS晶体管的性能；NM0S晶体管的应力层的材料为碳化硅(SiC)，硅和碳化硅之间因晶格失配形成的拉应力，从而提高NMOS晶体管的性能。 现有技术具有应力层的晶体管形成过程的剖面结构示意图如图1至图3所示，包括: 请参考图1，提供半导体衬底10，所述半导体衬底10表面具有栅极结构11，在半导体衬底10表面形成掩膜层14，所述掩膜层14暴露出栅极结构11和需要形成应力层的衬底10表面。 请参考图2，以掩膜层14为掩膜，在所述栅极结构11两侧的半导体衬底10内形成开口 12，所述开口 12的侧壁与半导体衬底10的表面构成“ Σ ”(西格玛，Sigma)形，且所述“Σ”形的顶角向栅极结构11延伸。 请参考图3，在所述开口 12内形成应力层13，所述应力层13的材料为硅锗或碳化硅。在形成应力层13之后，在所述应力层13表面形成硅层15，在后续形成源区和漏区之后，所述硅层15表面通过自对准硅化工艺形成金属硅化物接触层。 在形成应力层13和硅层15之后，采用离子注入工艺在所述栅极结构11两侧的应力层13和硅层15内形成源区或漏区(未示出)；在形成源区和漏区之后，去除所述掩膜层14。 然而，以现有技术形成的晶体管中，应力层的形貌不良，后续形成与应力层电连接的导电互连线之后，所述导电互连线与源区或漏区的接触不良，所形成的晶体管性能不稳定。
技术实现思路
本专利技术解决的问题是提供一种，使所形成的应力层形貌良好，保证晶体管性能稳定。 为解决上述问题，本专利技术提供一种，包括:提供衬底，所述衬底表面具有栅极结构；在所述栅极结构两侧的衬底内形成开口 ；在所述开口内形成应力层，所述应力层的表面等于或高于衬底表面；在所述应力层表面形成阻挡层；在形成阻挡层之后，在栅极结构两侧的衬底和应力层内形成源区和漏区；在形成源区和漏区之后，对所述衬底、栅极结构和应力层进行化学湿法清洗工艺。 可选的，所述阻挡层的材料为氧化硅或氮化硅。 可选的，所述阻挡层的形成工艺为热氧化工艺或热氮化工艺。 可选的，所述阻挡层的形成工艺为原子层沉积工艺。 可选的，所述栅极结构包括:位于衬底表面的栅介质层；位于栅介质层表面的栅电极层；位于栅介质层和栅电极层两侧的衬底表面的伪侧墙。 可选的，还包括:在形成应力层之后，形成阻挡层之前，去除所述伪侧墙。 可选的，在形成应力层之后，去除所述伪侧墙之前，在所述应力层表面形成硅层；后续形成的阻挡层覆盖所述应力层的侧壁、以及硅层的侧壁和顶部表面。 可选的，在形成阻挡层之后，在去除伪侧墙的栅极结构两侧形成第二侧墙。 可选的，还包括:在形成阻挡层之后，形成第二侧墙之前，采用各向异性的干法刻蚀工艺去除衬底表面的阻挡层。 可选的，还包括:形成于栅电极层表面的第二掩膜层，所述第二掩膜层作为刻蚀形成栅介质层和栅电极层时的掩膜，所述第二掩膜层的材料与伪侧墙的材料相同，且在去除伪侧墙的同时，去除所述第二掩膜层。 可选的，所述栅极结构还包括:位于伪侧墙和栅电极层之间的衬底表面的第一侧墙，所述第一侧墙的材料为氧化硅、氮化硅或氮氧化硅的组合，而且所述第一侧墙与伪侧墙相接触的表面材料不为氮化硅，去除伪侧墙之后，暴露出所述第一侧墙。 可选的，还包括:在形成伪侧墙之前，采用离子注入工艺在栅电极层两侧的衬底内形成轻掺杂区。 可选的，所述应力层的材料为硅锗，所述应力层的形成工艺为选择性外延沉积工艺。 可选的，所述开口的形成工艺为:在所述衬底表面形成第一掩膜层，所述第一掩膜层暴露出所述栅极结构、以及所述栅极结构两侧的需要形成应力层的衬底表面；以所述第一掩膜层和所述栅极结构为掩膜刻蚀所述衬底，在所述栅极结构两侧的衬底内形成开口。 可选的，所述开口的侧壁与衬底表面呈“ Σ ”型，且所述开口侧壁的顶角向栅极结构下方延伸，所述第一掩膜层刻蚀衬底的工艺包括:采用各向异性的干法刻蚀工艺刻蚀所述衬底，在栅极结构两侧的衬底内形成开口，所述开口的侧壁与衬底表面垂直；采用各向异性的湿法刻蚀工艺刻蚀所述开口的侧壁和底部，使所述开口的侧壁与衬底表面呈“ Σ ”型，且所述开口侧壁的顶角向栅极结构下方延伸。 可选的，所述衬底的材料为单晶硅，所述衬底表面的晶向为〈100〉或〈110〉。 可选的，所述源区和漏区的形成工艺为:在形成应力层之后，在衬底和栅极结构表面形成光刻胶层，所述光刻胶层暴露出需要形成源区和漏区的位置；以所述光刻胶层掩膜，采用离子注入工艺在栅极结构两侧的应力层或衬底内形成源区和漏区；在形成源区和漏区之后，去除所述光刻胶层。 与现有技术相比，本专利技术的技术方案具有以下优点: 在栅极结构两侧的衬底内形成应力层之后，在所述衬底、栅极结构和应力层表面形成阻挡层。所述阻挡层能够覆盖所述应力层被暴露的表面；在后续形成源区和漏区之后的化学湿法清洗过程中，所述阻挡层能够保护所述应力层的表面免受损伤，从而保证了所述形成的应力层形貌良好，继而保证了源区和漏区导电性能的稳定，使所形成的晶体管性能良好。 进一步的，在形成应力层并去除栅极结构中的伪侧墙之后，形成第二侧墙之前，采用各向异性的干法刻蚀工艺去除衬底表面的阻挡层，而衬底表面的阻挡层被去除有利于后续在栅极结构两侧的衬底表面形成尺寸精确的第二侧墙。当所述应力层表面还形成有硅层时，由于化学湿法清洗工艺对硅层的损伤较小，在所述各向异性的回刻蚀工艺之后，所述阻挡层能够覆盖高于衬底表面的应力层侧壁，能够避免应力层暴露出的表面受损伤，而应力层顶部表面的硅层能够保护应力层的顶部表面，依旧能够保证所形成的应力层形貌良好。 【专利附图】【附图说明】 图1至图3是现有技术具有应力层的晶体管形成过程的剖面结构示意图； 图4是现有技术在化学湿法清洗过程中，晶体管中的应力层受侵蚀的剖面结构示意图； 图5至图10是本专利技术的实施例的晶体管形成过程的剖面结构示意图。 【具体实施方式】 如
技术介绍
所述，采用现有技术所形成的应力层形貌不良，晶体管性能不稳定。 在半导体制造工艺过程中，常需要采用化学湿法清洗(Wet Chemical)工艺将工艺过程本文档来自技高网...

【技术保护点】
一种晶体管的形成方法，其特征在于，包括：提供衬底，所述衬底表面具有栅极结构；在所述栅极结构两侧的衬底内形成开口；在所述开口内形成应力层，所述应力层的表面等于或高于衬底表面；在所述应力层表面形成阻挡层；在形成阻挡层之后，在栅极结构两侧的衬底和应力层内形成源区和漏区；在形成源区和漏区之后，对所述衬底、栅极结构和应力层进行化学湿法清洗工艺。

【技术特征摘要】

【专利技术属性】
技术研发人员：洪中山，何永根，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：上海;31