接口电路及串行接口存储器的存取模式选择方法技术

本发明专利技术公开了一种接口电路及串行接口存储器的存取模式选择方法，接口电路包括控制器、倍频时脉产生器、选择器以及时脉控制器。控制器接收控制命令。控制器并解码控制命令以产生倍频时脉致动信号，时脉控制器依据倍频时脉致动信号产生模式切换信号。倍频时脉产生器接收系统时脉信号以及倍频时脉致动信号，并依据倍频时脉致动信号对系统时脉信号进行倍频动作以产生倍频时脉信号。选择器接收系统时脉信号、倍频时脉信号以及模式切换信号，依据模式切换信号选择时脉信号或倍频时脉信号以作为串行接口存储器的选中存取时脉。

【技术实现步骤摘要】
接口电路及串行接口存储器的存取模式选择方法
本专利技术是有关于一种接口电路，且特别是有关于一种可进行单传输速率以及双传输速率的存取模式间进行切换的接口电路。
技术介绍
随着电子技术的进步，消费性电子产品成为人们生活中不可缺少的必要工具。而为了提供电子产品进行必要资讯的记录功能，多种存储器因应而生。在非挥发式存储器的领域中，一种利用串行周边接口(serialperipheralinterface,SPI)作为传输接口的快闪存储器被提出。这种具有串行周边接口的快闪存储器可以利用很少的脚位来进行足够量的数据存取动作，有效降低电路面积的需求量。然而，相对的，通过串行接口来进行数据存取，该如何使数据的存取可以更快速的被执行，是本领域设计者的一大课题。在现有的
中，在针对串行周边接口的快闪存储器进行存取时，可以通过增加硬件的脚位，来进行一次多比特的数据存取，但这种方式显然需要增加电路面积以及封装颗粒大小，而影响产品的成本。另外，现有的
也通过加快串行周边接口的快闪存储器的系统频率来增快其存取效率，但如此一来，整个快闪存储器都必须要设计为可以在较大系统频率范围下正常动作，这样的设计往往也需要较大的电路面积方能完成，且也须受限于系统所能运作的最大频率。
技术实现思路
本专利技术提供一种接口电路，可使串行接口存储器有弹性的在单向存取模式以及双向存取模式间进行切换，以达到双倍传输速率的效果。本专利技术提供一种串行接口存储器的存取模式选择方法，使串行接口存储器进行单向存取模式以及双向存取模式的切换动作。本专利技术的接口电路，适用于串行接口存储器，接口电路包括控制器、倍频时脉产生器、选择器以及时脉控制器。控制器耦接串行接口控制信号，接收控制命令。控制器并解码控制命令以产生倍频时脉致动信号，时脉控制器依据倍频时脉致动信号产生模式切换信号。倍频时脉产生器耦接控制器。倍频时脉产生器接收系统时脉信号以及倍频时脉致动信号，并依据倍频时脉致动信号对系统时脉信号进行倍频动作以产生倍频时脉信号。选择器耦接倍频时脉产生器及时脉控制器，接收系统时脉信号、倍频时脉信号以及模式切换信号，依据模式切换信号选择时脉信号或倍频时脉信号以作为串行接口存储器的选中存取时脉。同时接口电路也由单向存取模式进入双向存取模式。本专利技术的串行接口存储器的存取模式选择方法包括：接收由串行接口控制信号传送的控制命令，并解码控制命令以产生倍频时脉致动信号以及模式切换信号；并且，依据倍频时脉致动信号对系统时脉信号进行倍频动作以产生倍频时脉信号；以及，依据模式切换信号选择该时脉信号或倍频时脉信号以作为串行接口存储器的选中存取时脉。基于上述，本专利技术提供接口电路以针对串行接口控制信号传送的控制命令进行解码以产生倍频时脉致动信号，并通过时脉控制器产生模式切换信号。并通过模式切换信号来决定是否通过预定的时序排程以产生倍频时脉信号以作为选中存取时脉，来作为进行串行接口存储器的内部存取的时脉信号。如此一来，串行接口存储器可有弹性的选择单向数据传输或双向数据传输的来进行存取，提升串行接口存储器数据传输的效能。为让本专利技术的上述特征和优点能更明显易懂，下文特举实施例，并配合所附图式作详细说明如下。附图说明图1绘示本专利技术一实施例的接口电路的示意图。图2绘示本专利技术实施例的控制器的一实施方式的示意图。图3绘示本专利技术一实施例的串行接口存储器的存取模式选择方法的流程图。图4绘示的本专利技术再一实施例的串行接口存储器的存取模式选择方法的流程图。其中，附图标记说明如下：100：接口电路110：控制器120：倍频时脉产生器130：选择器140：时脉缓冲器150：时脉控制器210：命令暂存器220：命令解码器230：地址暂存器240：数据暂存器250：读取延迟控制器260：地址计数器270：时序控制器MS1：模式切换信号MS：倍频时脉致动信号SCK：系统时脉信号DSCK：倍频时脉信号CKIN：选中存取时脉SPS：串行接口控制信号RCNT：时脉数ADDINI：初始存取地址具体实施方式以下请参照图1，图1绘示本专利技术一实施例的接口电路100的示意图。接口电路100是用于串行接口存储器，例如是串行周边接口的快闪存储器。接口电路100包括控制器110、倍频时脉产生器120、时脉控制器150以及选择器130。控制器110接收串行接口控制信号SPS，控制器110并接收控制命令。控制器110并解码控制命令以产生倍频时脉致动信号MS，并通过时脉控制器150来产生模式切换信号MS1。其中，当控制命令指示倍频时脉产生器120要对系统时脉信号SCK进行倍频动作时，倍频时脉致动信号MS及模式切换信号MS1可以是相同的。倍频时脉产生器120耦接控制器110。倍频时脉产生器120接收系统时脉信号SCK以及倍频时脉致动信号MS。倍频时脉产生器120并依据倍频时脉致动信号MS对系统时脉信号SCK进行倍频动作以产生倍频时脉信号DSCK，倍频时脉信号DSCK将同步于系统时脉信号SCK的上或下触发缘。选择器130则耦接倍频时脉产生器120及时脉控制器150。选择器130接收系统时脉信号SCK、倍频时脉信号DSCK以及模式切换信号MS1。选择器130依据模式切换信号MS1选择时脉信号SCK或倍频时脉信号DSCK以作为串行接口存储器的选中存取时脉CKIN。具体来说明，在本实施例中，控制器110可以接收使用者通过串行接口控制信号SPS所传送的控制命令，并且，控制器110可针对所接收到的控制命令进行解码动作，并判读其所接收到的控制命令是否为设定串行接口快闪存储器存取模式的命令，在本实施例中，单向存取模式通过存取时脉CKIN的上升缘或下降缘进行存取，双向存取模式则通过存取时脉CKIN的上升缘及下降缘进行存取。若控制器110判读出所接收到的控制命令是要针对串行接口快闪存储器的存取模式的进行设定时，则依据这个控制命令来产生倍频时脉致动信号MS以及模式切换信号MS1。举例来说，当控制器110判读出所接收到的控制命令式设定串行接口快闪存储器为双向存取模式时，控制器110可以产生例如等于逻辑高电平的模式切换信号MS1，相对的，当控制器110判读出所接收到的控制命令式设定不包含串行接口快闪存储器为双向存取模式时，控制器110可以产生例如等于逻辑低电平的模式切换信号MS1。当然，上述模式切换信号MS1的逻辑高、低电平与传输速率模式的关系可以由设计者自行决定，不受限于上述的范例。承续上述的范例，当倍频时脉产生器120接收到等于逻辑高电平的倍频时脉致动信号MS时，则被启动以针对所接收的系统时脉信号SCK执行倍频动作，并通过这个倍频动作来产生倍频时脉信号DSCK。在此，倍频时脉产生器120可以针对系统时脉信号SCK进行2倍频来产生倍频时脉信号DSCK。亦或者，倍频时脉产生器120也可以针对系统时脉信号SCK进行偶数倍(例如2的N次方，N为正整数)的倍频动作。当读写指令结束后，倍频时脉产生器120将接收到等于逻辑低电平的模式切换信号MS1，倍频时脉产生器120可以被禁能而停止工作，以节省不必要的电能消耗。选择器130则同时接收系统时脉信号SCK以及倍频时脉信号DSCK，并依据模式切换信号MS1来在预定时脉排程选择系统时脉信号SCK以及倍频时脉信号DSCK的其中之一以作为选中存取时脉C本文档来自技高网...

【技术保护点】
一种接口电路，适用于一串行接口存储器，包括：一控制器，接收一串行接口控制信号，接收一控制命令，该控制器并解码该控制命令以产生一倍频时脉致动信号；一时脉控制器，耦接该控制器，接收并依据该倍频时脉致动信号来产生一模式切换信号；一倍频时脉产生器，耦接该控制器，该倍频时脉产生器接收一系统时脉信号以及该倍频时脉致动信号，并依据该倍频时脉致动信号对该系统时脉信号进行倍频动作以产生一倍频时脉信号；以及一选择器，耦接该倍频时脉产生器及该时脉控制器，接收该系统时脉信号、该倍频时脉信号以及该模式切换信号，依据该模式切换信号选择该时脉信号或该倍频时脉信号以作为该串行接口存储器的一选中存取时脉。

【技术特征摘要】
1.一种接口电路，适用于一串行接口存储器，包括：一控制器，接收一串行接口控制信号，接收一控制命令，该控制器解码该控制命令以产生一倍频时脉致动信号；一时脉控制器，耦接该控制器，接收并依据该倍频时脉致动信号来产生一模式切换信号；一倍频时脉产生器，耦接该控制器，该倍频时脉产生器接收一系统时脉信号以及该倍频时脉致动信号，并依据该倍频时脉致动信号对该系统时脉信号进行倍频动作以产生一倍频时脉信号；以及一选择器，耦接该倍频时脉产生器及该时脉控制器，接收该系统时脉信号、该倍频时脉信号以及该模式切换信号，依据该模式切换信号选择该系统时脉信号或该倍频时脉信号以作为该串行接口存储器的一选中存取时脉。2.如权利要求1所述的接口电路，其中该控制命令指示该串行接口存储器进入一双向存取模式时，该控制器通过所产生的该倍频时脉致动信号使该倍频时脉产生器产生该倍频时脉信号，并使该选择器选择该倍频时脉信号以作为该选中存取时脉。3.如权利要求1所述的接口电路，其中该控制命令指示该串行接口存储器进入一单向存取模式时，该控制器通过所产生的该倍频时脉致动信号使该倍频时脉产生器停止产生该倍频时脉信号，并使该选择器选择该系统时脉信号以作为该选中存取时脉。4.如权利要求1所述的接口电路，其中该控制器包括：一命令暂存器，由该串行接口控制信号接收该控制命令并暂存该控制命令；以及一命令解码器，耦接该命令暂存器以接收该控制命令，并解码该控制命令以产生该倍频时脉致动信号。5.如权利要求4所述的接口电路，还包括：一模式状态暂存存储器，耦接至该命令解码器，用以提供该控制命令至该命令解码器。6.如权利要求4所述的接口电路，其中该控制器还包括：一地址暂存器，暂存该串行接口存储器的一初始存取地址；一数据暂存器，暂存对该串行接口存储器进行存取动作的暂存数据；以及一地址计数器，耦接该地址暂存器以及该选择器，接收该初始存取地址以及该选中存取时脉，并以该初始存取地址为计数起点以依据该选中存取时脉进行地址计数动作。7.如权...

【专利技术属性】
技术研发人员：林宏学，林继正，
申请(专利权)人：华邦电子股份有限公司，
类型：发明
国别省市：中国台湾;71