一步制备迭孔金属层的方法技术

本发明专利技术提供的一步制备迭孔金属层的方法，包括：提供一半导体基底；在所述半导体基底上依次沉积一介电层和一顶层；选择性刻蚀所述顶层和所述介电层，在所述介电层中形成浅沟槽；选择性刻蚀，在所述浅沟槽中形成一通孔；对所述浅沟槽和所述通孔同时进行刻蚀，所述浅沟槽的深度增加，所述通孔的深度增加，所述通孔贯穿所述介电层；在所述浅沟槽和所述通孔中填充金属层，形成所述迭孔金属层。本发明专利技术提供的一步制备迭孔金属层的方法流程简单，生产效率提高，降低生产成本。

【技术实现步骤摘要】

本专利技术属于半导体工艺
，尤其涉及一种。
技术介绍
众所周知,集成电路(IC, Integrated Circuit)的实质就是把电路所需的晶体管、二极管、电阻、电容和电感等电子元器件整合到半导体晶圆(wafer)上，形成完整的逻辑电路，以达到控制、计算或记忆等功能。通常，半导体工艺采用沉积工艺、光刻工艺、刻蚀工艺等在硅晶片上形成集成电路的器件。为了连接各个部件构成集成电路，通常使用具有相对高导电率的金属材料例如铜进行布线，也就是金属布线。 近年来，布线基板的要求进一步的高功能化，因此必须要实现布线的高密度化、高层积化。观察通孔导体时，可以考虑通过形成沿厚板方向连接多个填充到层间绝缘材料的贯通孔(through-hole)内的填孔(filled Via)的迭孔(Stack Via),节省空间，并提高布线山/又ο 现有技术中制备迭孔金属层的工艺方法中各步骤相应结构的剖面示意图具体请参考图1a-图1f。 首先，参考图la，提供一半导体基底100，在所属半导体基底100上依次沉积第一阻挡层110、第一介电层120 ； 接着，参考图lb，选择性刻蚀所述第一阻挡层110和所述第一介电层120，形成一通孔130 ； 然后，参考图lc，在所述第通孔侧壁上淀积第一金属阻挡层和第一金属籽晶层(所述第一金属阻挡层和第一金属籽晶层为本领域的普通技术人员可以理解，在图1c中未具体示出)，并在所述通孔内填充第一金属层142 ； 接着，参考图ld，依次沉积第二阻挡层210、第二介电层220 ； 随后，参考图le，选择性刻蚀所述第二阻挡层210、第二介电层220，形成浅沟槽230 ； 之后，参考图lf，在所述浅沟槽侧壁上淀积第二金属阻挡层和第二金属籽晶层(所述第二金属阻挡层和第二金属籽晶层为本领域的普通技术人员可以理解，在图1f中未具体示出)，并在所述浅沟槽内填充第二金属层242。进行研磨平坦化，形成迭孔金属层结构。 然而，现有的制备迭孔金属层结构的技术中存在以下缺陷:第一通孔和浅沟槽需要分别两步骤制备完成，增加了工艺步骤，导致工艺流程繁琐、生产效率低。
技术实现思路
本专利技术的目的在于，提供一种，减少制备迭孔的工艺流程，提高工艺效率。 为解决上述技术问题，本专利技术提供的，包括: 提供一半导体基底； 在所述半导体基底上依次沉积一介电层和一顶层； 选择性刻蚀所述顶层和所述介电层，在所述介电层中形成浅沟槽； 选择性刻蚀，在所述浅沟槽中形成一通孔； 对所述浅沟槽和所述通孔同时进行刻蚀，所述浅沟槽的深度增加，所述通孔的深度增加，所述通孔贯穿所述介电层； 在所述浅沟槽和所述通孔中填充金属层，形成所述迭孔金属层。 进一步的，在所述半导体基底和所述介电层之间形成一阻挡层。 进一步的，采用化学气相沉积所述阻挡层。 进一步的，所述阻挡层的材料为氮掺杂的碳化硅层或氮化硅。。 进一步的，采用化学气相沉积所述介电层。。 进一步的，所述介电层为掺杂氟的氧化硅薄膜、未掺杂的氧化硅薄膜 进一步的，在所述半导体基底上依次沉积一介电层和一顶层的步骤和在选择性刻蚀所述顶层和所述介电层的步骤之间，在所述介电层上形成一金属掩模板。 进一步的，采用物理气相沉积所述金属掩模板。 进一步的，所述金属掩模板的材料为氮化钛。 进一步的，采用化学气相沉积所述顶层。 进一步的，所述顶层为氧化硅保护层。 进一步的，在所述浅沟槽和所述通孔中填充金属层，形成所述迭孔金属层的步骤中包括: 在所述浅沟槽和所述通孔的侧壁淀积金属阻挡层和金属籽晶层； 在所述浅沟槽和所述通孔中填充所述金属层； 进行研磨平坦化，形成所述迭孔金属层。。 进一步的，所述金属阻挡层的材料为氮化钽或钽。。 进一步的，所述金属籽晶层为铜籽晶层。。 进一步的，采用电化学镀法填充所述金属。 进一步的，所述金属层为铜金属层。 进一步的，所述研磨平坦化采用化学机械抛光法。 与现有技术相比，本专利技术提供的，包括:提供一半导体基底；在所述半导体基底上依次沉积一介电层和一顶层；选择性刻蚀所述顶层和所述介电层，在所述介电层中形成浅沟槽；选择性刻蚀，在所述浅沟槽中形成一通孔；对所述浅沟槽和所述通孔同时进行刻蚀，所述浅沟槽的深度增加，所述通孔的深度增加，所述通孔贯穿所述介电层；在所述浅沟槽和所述通孔中填充金属层，形成所述迭孔金属层。本专利技术提供的流程简单，生产效率提高，降低生产成本。 【附图说明】 图1a至图1f为现有技术中的制备迭孔金属层结构的各步骤相应结构的剖面示意图； 图2为本专利技术一实施例流程图； 图3a至图3g为本专利技术一实施例中各步骤相应结构的剖面示意图。 【具体实施方式】 下面将结合示意图对本专利技术的进行更详细的描述，其中表示了本专利技术的优选实施例，应该理解本领域技术人员可以修改在此描述的本专利技术，而仍然实现本专利技术的有利效果。因此，下列描述应当被理解为对于本领域技术人员的广泛知道，而并不作为对本专利技术的限制。 为了清楚，不描述实际实施例的全部特征。在下列描述中，不详细描述公知的功能和结构，因为它们会使本专利技术由于不必要的细节而混乱。应当认为在任何实际实施例的开发中，必须做出大量实施细节以实现开发者的特定目标，例如按照有关系统或有关商业的限制，由一个实施例改变为另一个实施例。另外，应当认为这种开发工作可能是复杂和耗费时间的，但是对于本领域技术人员来说仅仅是常规工作。 在下列段落中参照附图以举例方式更具体地描述本专利技术。根据下面说明和权利要求书，本专利技术的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本专利技术实施例的目的。 与现有技术相比，本专利技术提供的，包括:提供一半导体基底；在所述半导体基底上依次沉积一介电层和一顶层；选择性刻蚀所述顶层和所述介电层，在所述介电层中形成浅沟槽；选择性刻蚀，在所述浅沟槽中形成一通孔；对所述浅沟槽和所述通孔同时进行刻蚀，所述浅沟槽的深度增加，所述通孔的深度增加，所述通孔贯穿所述介电层；在所述浅沟槽和所述通孔中填充金属层，形成所述迭孔金属层。本专利技术提供的流程简单，生产效率提高，降低生产成本。 具体的，结合上述核心思想，本专利技术提供的，流程图参考图2，具体步骤包括: 步骤S100，提供一半导体基底； 步骤S101，在所述半导体基底上依次沉积一介电层和一顶层； 步骤S102，选择性刻蚀所述顶层和所述介电层，在所述介电层中形成浅沟槽； 步骤S103，选择性刻蚀在所述浅沟槽中形成一通孔； 步骤S104，对所述浅沟槽和所述通孔同时进行刻蚀，所述浅沟槽的深度增加，所述通孔的深度增加，所述通孔贯穿所述介电层； 步骤S105，在所述浅沟槽和所述通孔中填充金属层，形成所述迭孔金属层。 以下列举所述的几个实施例，以清楚说明本专利技术的内容，应当明确的是，本专利技术的内容并不限制于以下实施例，其他通过本领域普通技术人员的常规技术手段的改进亦在本专利技术的思想范围之内。 以下结合图3a至图3g，具体说明本专利技术的。 执行步骤S100，提供半导体基底1000。 执行步骤S101，参考图3a所示，在所述半导体基底1000上依次沉积一介电层1200和一顶层14本文档来自技高网...

【技术保护点】
一种一步制备迭孔金属层的方法，包括：提供一半导体基底；在所述半导体基底上依次沉积一介电层和一顶层；选择性刻蚀所述顶层和所述介电层，在所述介电层中形成浅沟槽；选择性刻蚀，在所述浅沟槽中形成一通孔；对所述浅沟槽和所述通孔同时进行刻蚀，所述浅沟槽的深度增加，所述通孔的深度增加，所述通孔贯穿所述介电层；在所述浅沟槽和所述通孔中填充金属层，形成所述迭孔金属层。

【技术特征摘要】
1.一种一步制备迭孔金属层的方法,包括: 提供一半导体基底； 在所述半导体基底上依次沉积一介电层和一顶层； 选择性刻蚀所述顶层和所述介电层，在所述介电层中形成浅沟槽； 选择性刻蚀，在所述浅沟槽中形成一通孔； 对所述浅沟槽和所述通孔同时进行刻蚀，所述浅沟槽的深度增加，所述通孔的深度增加，所述通孔贯穿所述介电层； 在所述浅沟槽和所述通孔中填充金属层，形成所述迭孔金属层。2.如权利要求1所 述的一步制备迭孔金属层的方法，其特征在于，在所述半导体基底和所述介电层之间形成一阻挡层。3.如权利要求2所述的一步制备迭孔金属层的方法，其特征在于，采用化学气相沉积所述阻挡层。4.如权利要求2所述的一步制备迭孔金属层的方法，其特征在于，所述阻挡层的材料为氮掺杂的碳化硅层或氮化硅。5.如权利要求1所述的一步制备迭孔金属层的方法，其特征在于，采用化学气相沉积所述介电层。6.如权利要求1所述的一步制备迭孔金属层的方法，其特征在于，所述介电层为掺杂氟的氧化硅薄膜、未掺杂的氧化硅薄膜。7.如权利要求1所述的一步制备迭孔金属层的方法，其特征在于，在所述半导体基底上依次沉积一介电层和一顶层的步骤和在选择性刻蚀所述顶层和所述介电层的步骤之间，在所述介电层上形成一金属掩模板。8.如权利要求...

【专利技术属性】
技术研发人员：傅海林，吴敏，王一，
申请(专利权)人：上海华力微电子有限公司，
类型：发明
国别省市：上海;31