一种半导体器件的制备方法技术

本发明专利技术涉及一种半导体器件的制备方法，所述方法包括：提供半导体衬底；在所述半导体衬底上形成虚拟栅极；在所述虚拟栅极的侧壁上形成第一偏移侧壁和第二偏移侧壁；去除所述虚拟栅极；去除所述第一偏移侧壁，形成关键尺寸增大的凹槽。在本发明专利技术中在形成虚拟栅极之后，在虚拟栅极上形成热处理氧化物层、第一偏移侧壁以及第二偏移侧壁，其中在执行完LDD以及源漏离子注入后，去除所述热处理氧化物层、所述第一偏移侧壁，形成凹槽，所述凹槽的关键尺寸即为所述金属栅极的关键尺寸，所述金属栅极的关键尺寸相比常规金属栅极的关键尺寸更大，而且所述源漏离子注入之后形成，在获得较大的关键尺寸的同时，能好的避免了遮蔽效应(SHADOW-EFFECT)，提高了器件的性能。

【技术实现步骤摘要】

本专利技术涉及半导体器件工艺，具体地，本专利技术涉及。
技术介绍
随着半导体技术的不断发展，集成电路性能的提高主要是通过不断缩小集成电路器件的尺寸以提高它的速度来实现的。目前，由于在追求高器件密度、高性能和低成本中半导体工业已经进步到纳米技术工艺节点，特别是当半导体器件尺寸降到20nm或以下时，半导体器件的制备受到各种物理极限的限制。 当半导体器件的尺寸降到20nm或以下时，器件中栅极关键尺寸(gate⑶)相应的缩小为24nm。随着技术节点的降低，传统的栅介质层不断变薄，晶体管漏电量随之增加，弓丨起半导体器件功耗浪费等问题。为解决上述问题，同时避免高温处理过程，现有技术提供一种将金属栅极替代多晶硅栅极的解决方案。其中，“后栅极(high-K&gate last)”工艺为形成金属栅极的一个主要工艺。 现有技术中使用“后栅极(high-K&gate last) ”工艺形成金属栅极的方法，包括:提供基底，所述基底上形成有虚拟栅结构(dummy gate)、及位于所述基底上覆盖所述虚拟栅结构的层间介质层；以所述虚拟栅结构作为停止层，对所述层间介质层进行化学机械抛光工艺；除去所述替代栅结构后形成沟槽；最后对所述沟槽填充介质和金属，以形成栅介质层和金属栅电极层。 相对与前栅工艺(gate first),在“后栅极(high-K&gate last)”工艺中不仅对所述沟槽填充金属，而且还要在所述沟槽中填充高K介电质以及覆盖层(cap layer)，因此后栅(high-K&gate last)工艺中蚀刻去除虚拟栅极后空隙的填充成为关键问题，现有技术中为了提高后栅(high-K&gate last)工艺中空隙的填充，通常采用增大虚拟栅极的关键尺寸的方法，所述虚拟栅极的关键尺寸太大时，在轻掺杂漏极(LDD)离子注入过程中则容易引起遮蔽效应(SHAD0W-EFFECT)，导致器件性能下降。 因此，随着半导体器件尺寸不断减小，特别是当器件尺寸降到20nm以下时，如何扩大金属栅极的关键尺寸，并且同时使器件具有更好的性能，是目前金属栅极制备过程中亟需解决的技术难题，目前的技术手段都不能实现所述目的。
技术实现思路
在
技术实现思路
部分中引入了一系列简化形式的概念，这将在【具体实施方式】部分中进一步详细说明。本专利技术的
技术实现思路
部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。 为了有效解决上述问题，本专利技术提出了，包括: 提供半导体衬底； 在所述半导体衬底上形成虚拟栅极； 在所述虚拟栅极的侧壁上形成第一偏移侧壁和第二偏移侧壁； 去除所述虚拟栅极； 去除所述第一偏移侧壁，形成关键尺寸增大的凹槽。 作为优选，在形成所述凹槽之后，所述方法还包括在所述凹槽中形成金属栅极的步骤。 作为优选，在形成所述第一偏移侧壁和所述第二偏移侧壁之前还包括对所述虚拟栅极进行热氧化处理的步骤，以在所述虚拟栅极的侧壁上形成氧化物层。 作为优选，在形成所述虚拟栅极之前还包括在所述半导体衬底上形成栅极氧化物层。 作为优选，所述栅极氧化物层通过热氧化处理的方法形成。 作为优选，所述第一偏移侧壁和所述第二偏移侧壁的形成方法为: 在所述半导体衬底上共形沉积第一偏移侧壁材料层； 在所述第一偏移侧壁材料层上共形沉积第二偏移侧壁材料层； 蚀刻所述第一偏移侧壁材料层和所述第二偏移侧壁材料层，以形成关键尺寸均一的所述第一偏移侧壁和所述第二偏移侧壁。 作为优选，所述第一偏移侧壁为氧化物。 作为优选，所述第一偏移侧壁通过原子层沉积方法形成。 作为优选，所述第二偏移侧壁为氮化物。 作为优选，所述第二偏移侧壁通过原子层沉积方法形成。 作为优选，在去除所述虚拟栅极之前，所述方法还包括: 在所述衬底上沉积接触孔蚀刻停止层； 在所述接触孔蚀刻停止层上沉积层间介质层； 执行一平坦化步骤，并停止于所述虚拟栅极。 作为优选，在形成所述层间介质层之前，所述方法还包括以下步骤: 在所述虚拟栅极的两侧执行LDD离子注入； 在所述源漏区上生长应力层； 在所述第二偏移侧壁上形成栅极间隙壁； 进行源漏离子注入，以形成源漏区； 执行应力记忆步骤。 作为优选，所述方法还包括去除所述栅极氧化物层的步骤。 作为优选，选用湿法蚀刻同时去除所述栅极氧化物层和所述第一偏移侧壁，所述栅极氧化物层和所述第一偏移侧壁的蚀刻速率相同。 在本专利技术中在形成虚拟栅极之后，在所述虚拟栅极上形成热处理氧化物层、第一偏移侧壁以及第二偏移侧壁，其中在执行完LDD以及源漏离子注入后，去除所述热处理氧化物层、所述第一偏移侧壁，形成凹槽，所述凹槽的关键尺寸即为所述金属栅极的关键尺寸，所述金属栅极的关键尺寸等于虚拟栅极的关键尺寸+热处理氧化物层的厚度+2 X第一偏移侧壁的厚度，所述金属栅极的关键尺寸相比常规金属栅极的关键尺寸更大，而且所述热处理氧化物层、第一偏移侧壁104在所述LDD、以及源漏离子注入之前形成，在LDD以及源漏离子注入时，器件栅极尺寸由虚拟栅极决定，因此在获得较大的关键尺寸的同时，能好的避免了遮蔽效应(SHAD0W-EFFECT)，提高了器件的性能。 【附图说明】 本专利技术的下列附图在此作为本专利技术的一部分用于理解本专利技术。附图中示出了本专利技术的实施例及其描述，用来解释本专利技术的原理。在附图中， 图1为本专利技术中包含虚拟栅极结构的衬底的剖面示意图； 图2为本专利技术中在所述虚拟栅极上形成第一偏移侧壁和第二偏移侧壁的剖面示意图； 图3为本专利技术中进行化学机械抛光工艺后器件的剖面示意图； 图4为本专利技术中在所述衬底上形成接触孔蚀刻停止层的剖面示意图； 图5为在所述接触孔蚀刻停止层上沉积层间介质层后的剖面示意图； 图6为去除所述虚拟栅极以及第一偏移侧壁后的剖面示意图； 图7所述半导体器件制备方法的工艺流程图。 【具体实施方式】 在下文的描述中，给出了大量具体的细节以便提供对本专利技术更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本专利技术可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本专利技术发生混淆，对于本领域公知的一些技术特征未进行描述。 为了彻底理解本专利技术，将在下列的描述中提出详细的描述，以说明本专利技术所述半导体器件的制备方法。显然，本专利技术的施行并不限于半导体领域的技术人员所熟习的特殊细节。本专利技术的较佳实施例详细描述如下，然而除了这些详细描述外，本专利技术还可以具有其他实施方式。 应予以注意的是，这里所使用的术语仅是为了描述具体实施例，而非意图限制根据本专利技术的示例性实施例。如在这里所使用的，除非上下文另外明确指出，否则单数形式也意图包括复数形式。此外，还应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在所述特征、整体、步骤、操作、元件和/或组件，但不排除存在或附加一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组合。 现在，将参照附图更详细地描述根据本专利技术的示例性实施例。然而，这些示例性实施例可以多种不同的形式来实施，并且不应当被解释为只限于这里所阐述的实施例。应当理解本文档来自技高网...

【技术保护点】
一种半导体器件的制备方法，包括：提供半导体衬底；在所述半导体衬底上形成虚拟栅极；在所述虚拟栅极的侧壁上形成第一偏移侧壁和第二偏移侧壁；去除所述虚拟栅极；去除所述第一偏移侧壁，形成关键尺寸增大的凹槽。

【技术特征摘要】
1.一种半导体器件的制备方法,包括: 提供半导体衬底； 在所述半导体衬底上形成虚拟栅极； 在所述虚拟栅极的侧壁上形成第一偏移侧壁和第二偏移侧壁； 去除所述虚拟栅极； 去除所述第一偏移侧壁，形成关键尺寸增大的凹槽。2.根据权利要求1所述的方法，其特征在于，在形成所述凹槽之后，所述方法还包括在所述凹槽中形成金属栅极的步骤。3.根据权利要求1所述的方法，其特征在于，在形成所述第一偏移侧壁和所述第二偏移侧壁之前还包括对所述虚拟栅极进行热氧化处理的步骤，以在所述虚拟栅极的侧壁上形成氧化物层。4.根据权利要求1所述的方法，其特征在于，在形成所述虚拟栅极之前还包括在所述半导体衬底上形成栅极氧化物层。5.根据权利要求4所述的方法，其特征在于，所述栅极氧化物层通过热氧化处理的方法形成。6.根据权利要求1所述的方法，其特征在于，所述第一偏移侧壁和所述第二偏移侧壁的形成方法为: 在所述半导体衬底上共形沉积第一偏移侧壁材料层； 在所述第一偏移侧壁材料层上共形沉积第二偏移侧壁材料层； 蚀刻所述第一偏移侧壁材料层和所述第二偏移侧壁材料层，以形成关键尺寸均一的所述第一偏移侧壁和所述第二偏移侧壁。7.根据权利要求1或6所述的...

【专利技术属性】
技术研发人员：赵杰，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：上海;31