包括非整数引线间距的封装器件及其制造方法技术

本发明专利技术涉及包括非整数引线间距的封装器件及其制造方法。公开了包括非整数引线间距的封装芯片、系统和用于制造封装芯片的方法。在一个实施例中，一种封装器件包括第一芯片、包装第一芯片的封装以及从封装突出的多个引线，其中所述多个引线包括不同的非整数倍引线间距。

【技术实现步骤摘要】

本专利技术总体涉及半导体封装并且具体涉及封装引线的配置。
技术介绍
封装和组装构成半导体器件制作的最后阶段。封装提供芯片和芯片载体之间的必要互连以及抵抗化学、机械或辐射引起的损坏的保护外壳。连续的技术改进处于进行中，以便满足对具有更小的尺寸、增强的性能、更多样的功能和改进的可靠性的器件的需求。
技术实现思路
根据实施例，一种封装器件包括第一芯片、包装第一芯片的封装以及从封装突出的多个引线，其中多个引线包括不同的非整数倍引线间距。 根据实施例，一种用于制造封装芯片的方法包括:把第一芯片安装到芯片载体组件上，其中芯片载体组件包括不同的非整数倍引线间距；把第一芯片连接到芯片载体组件的引线；用包装物包装第一芯片；以及把第一包装芯片分离成个体封装芯片。 根据实施例，系统包括:第一芯片；包装第一芯片的封装；从封装突出的第一引线；从封装突出的第二引线，第一引线和第二引线以第一引线间距布置；从封装突出的第三引线，第二引线和第三引线以第二引线间距布置；以及从封装突出的第四引线，第三引线和第四引线以第三引线间距布置，其中第一引线间距是与第二引线间距和第三引线间距不同的非整数倍，并且其中第二引线间距是与第三引线间距不同的非整数倍。 【附图说明】 为了更全面理解本专利技术及其优点，现在参考结合附图做出的后面的描述，在附图中:图1图示了通过透孔互连技术连接到部件载体的封装芯片的三维图；图2图示了通过表面安装技术(SMD)连接到部件载体的封装芯片的三维图；图3A图示了包括具有各种宽度和各种引线间距的引线的封装芯片的实施例的顶视图；图3B图示了针对PC板导体的电压间隔要求；图3C图示了包括具有各种宽度和各种引线间距的引线的封装芯片的另一实施例的顶视图；图4图示了根据本专利技术的实施例的用于制造封装芯片的方法的流程图；以及图5图示了根据本专利技术的实施例的芯片载体组件的部分的顶视图，该部分与单个多间距芯片封装相关。 【具体实施方式】 下面详细地讨论目前优选的实施例的制作和使用。然而，应当意识到的是，本专利技术提供了许多适用的专利技术构思，这些专利技术构思可以体现在广泛的各种具体上下文中。所讨论的具体实施例仅说明制作和使用本专利技术的具体方式，并不限制本专利技术的范围。 封装不仅可以提供芯片到芯片载体的机械附着，而且还可以提供芯片和引线、焊盘或管脚之间的电连接。封装芯片可以被分类成多个类别。例如，封装芯片可以是如图1中示出的透孔封装(THP)或如图2中示出的表面安装器件(SMD)。 图1的系统100包括封装芯片110、设置在封装芯片110底侧上的散热器(散热块)120、以及把封装芯片110电连接到部件载体140的引线或管脚130。 封装芯片110可以包括设置在封装内的芯片载体，诸如引线框。引线框包括多个引线130。芯片设置在引线框的管芯附着物或管芯焊板(die paddle)上。 在一些实施例中，封装或包装物包括第一部分80A和第二部分80B。第一部分80A直接设置在芯片上方。第二部分80B可以被设置成横向邻近芯片。第二部分80B与多个引线130的方向相反，使得芯片设置在多个引线130和第二部分80B之间。第一部分80A比第二部分80B厚。开口 150可以设置在包装物内。开口 150被配置成实现散热器120的安装。例如，可以使用穿过开口 150安装的螺钉(出于简单性原因，螺钉未示出)把散热器120附着到封装芯片110。 在各个实施例中，芯片可以是功率芯片,其例如汲取大电流(例如大于30安培)O例如，芯片可以被配置成操作在大约20V到大约1000V处。可替代地，芯片可以被配置成操作在大约20V到大约100V处。在其它实施例中，芯片可以被配置成操作在大约100V到大约500V处。在一个实施例中，芯片可以被配置成操作在大约5V到大约20V处。 在各个实施例中，芯片可以是功率半导体器件，在一个实施例中，该功率半导体器件可以是分立的器件。在一个实施例中，芯片是三端子器件，诸如功率金属绝缘体半导体场效应晶体管(MISFET )、结型场效应晶体管(JFET )、双极结型晶体管(B JT )、绝缘栅双极晶体管(IGBT)或晶闸管。可替代地，芯片包括集成电路(1C)。 在一个实施例中，芯片是η沟道MISFET。在另一实施例中，芯片是P沟道MISFET。在一个或多个实施例中，芯片可以包括多个器件，诸如垂直MISFET和二极管，或可替代地，由隔离区分离的两个MISFET器件。 图2的系统200表示附着到部件载体240的SMD的示例。组件200包括封装芯片210，封装芯片210沿其主表面之一附着到部件载体240。机械附着到封装芯片210的一侧且与部件载体240直接机械接触的可以是散热器220。到封装芯片210的内部功能元件的电连接经由将封装外围处的接触焊盘和部件载体处的接触焊盘相连接的一组引线230而实现。这些引线可以例如是J形或鸥翼形的。可替代地，表面安装技术(SMT)还可以通过在位于封装210的面对载体240的底侧处的球栅阵列上利用焊接接点而实行。 芯片可以是与关于图1描述的芯片相同的芯片，并且操作电流和电位可以与关于图1描述的相同。 由于表面安装技术关于组装密度的优点，表面安装技术已广泛代替透孔技术(ΤΗΤ)，提供了显著的经济上的优点。另一方面，透孔技术仍然供应了出众的互连可靠性，并因此仍然对于特定(例如军事)应用来说是有利的。此外，基于THT的组件提供关于从器件内部到外部的散热的效率的附加优点。对于SMD，热传输必须经由散射器220所附着至的部件载体240发生。 本专利技术的各个实施例提供了针对封装芯片的柔性引线设计。例如，每个引线可以出于其预期的目的而被优化，与标准印刷电路板配置无关。本专利技术的各个实施例提供了不由标准印刷电路板限定的引线配置。例如，引线可以基于电流密度、爬电距离(例如两个电位之间的隔离距离)、电容量和电感率而被优化。在各个实施例中，这导致引线具有不同的宽度、间距和/或长度。例如，引线可以具有不同的非整数倍引线间距(包括I的倍数)。 对于经由THT附着到载体的封装芯片，部件载体(例如PCB)表面处的两个引线之间的爬电距离可以是关键参数。间隙距离(例如，空气中邻近引线之间的距离)可以是较不关键的，这是因为空气提供了足够的绝缘，达大约每毫米距离IkV电压。来自环境的湿气和其它导电杂质可能随时间在部件载体的表面上累积并最终在邻近的引线之间创建不可接受地高的泄漏电流。如果施加更高的操作电压，则这个问题可能变得更重要。 本专利技术的各个实施例针对经受高电压和/或高电流操作的封装芯片提供了电性能中的改进。 图3A示出了封装芯片300的实施例。封装芯片300包括设置在封装(包装)310内的芯片载体上的芯片(或多个芯片)。封装芯片300包括从封装310平行突出的四个引线320、322、324、326。 在各个实施例中，封装芯片300可以包括如关于图1和2描述的芯片、电流和/或电压应用。芯片可以包括垂直结构，具有设置在芯片的第一主表面上的漏极电极以及设置在芯片的第二主表面上的源极和栅极电极。可替代地，漏极和栅极电极设置在芯片的第一主表面上，并且漏极电极设置在芯片的另一主要表面上。此外，封装芯片300可以包括本文档来自技高网...

【技术保护点】
一种封装器件，包括：第一芯片；包装第一芯片的封装；以及从所述封装突出的多个引线，其中所述多个引线包括不同的非整数倍引线间距。

【技术特征摘要】
2013.03.12 US 13/797,7631.一种封装器件，包括:笛——甘izl.弟心/T ; 包装第一芯片的封装；以及 从所述封装突出的多个引线，其中所述多个引线包括不同的非整数倍引线间距。2.根据权利要求1所述的封装器件，其中所述多个引线包括不同的引线宽度。3.根据权利要求1所述的封装器件，其中所述多个引线包括不同的引线长度。4.根据权利要求1所述的封装器件，其中所述多个引线包括不同的引线宽度和不同的引线长度。5.根据权利要求1所述的封装器件，其中对于所有引线，所述引线间距是不同的。6.根据权利要求1所述的封装器件，进一步包括芯片载体，其中芯片设置在所述芯片载体的第一侧上。7.根据权利要求6所述的封装器件，进一步包括散热器，所述散热器设置在所述芯片载体的第二侧上。8.根据权利要求1所 述的封装器件，进一步包括第二芯片，所述第二芯片由所述封装包装。9.一种制造封装芯片的方法，所述方法包括: 把第一芯片安装到芯片载体组件上，其中所述芯片载体组件包括不同的非整数倍引线间距； 把第一芯片连接到所述芯片载体组件的引线； 用包装物包装第一芯片；以及 把第一包装芯片分离成个体封装芯片。10.根据权利要求9所述的方法，其中所述芯片载体组件包括具有不同引线宽度的引线。11.根据权利要求9所述的方法，其中所述芯片载体组件包括具有不同引线长度的引线。12.根据权利要求9所述的方法，进一步把第二芯片安装到所述芯片载体组件上并且用所述包装物包装第二芯片...

【专利技术属性】
技术研发人员：J赫格劳尔，MA库特沙克，李德森，G洛曼，R奥特伦巴，W佩因霍普夫，
申请(专利权)人：英飞凌科技奥地利有限公司，
类型：发明
国别省市：奥地利;AT