一种半导体器件的制造方法技术

本发明专利技术提供一种半导体器件的制造方法，包括：提供硅基体，在所述硅基体上形成掩埋氧化物层，并在所述掩埋氧化物层上形成鳍形Si1-x-yGexCy、Si1-xGex或者Si1-yCy应力沟道；执行氮离子注入，以在上述鳍形应力沟道中形成扩散阻挡注入区；形成包围上述鳍形应力沟道的本征沟道层。根据本发明专利技术，形成的FinFET器件的鳍形沟道为Si1-x-yGexCy、Si1-xGex或者Si1-yCy应力沟道，可以更为有效地提升鳍形沟道的载流子迁移率；同时，在上述应力沟道中形成由氮离子注入区构成的扩散阻挡注入区以在所述本征沟道层中掺杂氮，以进一步抑制短沟道效应。

【技术实现步骤摘要】
一种半导体器件的制造方法
本专利技术涉及半导体制造工艺，具体而言涉及一种形成FinFET器件的鳍（Fin）的方法。
技术介绍
鳍式场效应晶体管（FinFET）是用于22nm及以下工艺节点的先进半导体器件，其可以有效控制器件按比例缩小所导致的难以克服的短沟道效应。现有技术通常采用以下工艺步骤形成FinFET器件的鳍（Fin）形沟道：首先，在硅基体上形成一掩埋氧化物层以制作绝缘体上硅（SOI）结构；接着，在所述绝缘体上硅（SOI）结构上形成一硅层，所述硅层可以是单晶硅或者多晶硅；然后，图形化所述硅层，并蚀刻经图形化的所述硅层以形成所述鳍（Fin）形沟道。接下来，可以在所述鳍（Fin）形沟道的两侧形成栅极，并在所述鳍（Fin）形沟道的两端形成锗硅应力层。对于FinFET器件而言，为了进一步提升鳍（Fin）形沟道的载流子迁移率，现有技术提供了多种对所述鳍（Fin）形沟道施加应力的方法。总体而言，这些方法均是通过施加额外的应力于所述鳍（Fin）形沟道来提升其载流子迁移率，进而增大FinFET器件的驱动电流。举例来说，在所述鳍（Fin）形沟道的两端形成锗硅应力层或者在栅极上方形成能够产生不同种类和大小的应力的应力层（即应力记忆技术或应力近临技术）来提升鳍（Fin）形沟道的载流子迁移率。由于鳍（Fin）形沟道具有很大的深宽比，为了在抑制短沟道效应和提升沟道载流子迁移率这两方面获得很好的均衡效果，同时更为有效地提升鳍（Fin）形沟道的载流子迁移率，需要一种工艺技术，以便形成所述鳍（Fin）形沟道之后不需要实施上述对所述鳍（Fin）形沟道产生额外应力的方法就可以提高其载流子迁移率。
技术实现思路
针对现有技术的不足，本专利技术提供一种半导体器件的制造方法，包括：提供硅基体，在所述硅基体上形成掩埋氧化物层，并在所述掩埋氧化物层上形成鳍形应力沟道；执行氮离子注入，以在所述鳍形应力沟道中形成扩散阻挡注入区；形成包围所述鳍形应力沟道的本征沟道层。进一步，形成所述鳍形应力沟道的工艺步骤为：在所述掩埋氧化物层上形成硅层；蚀刻所述硅层，以形成鳍形沟道；执行碳、锗或锗-碳共同离子注入并退火，以形成所述鳍形应力沟道。进一步，形成所述鳍形应力沟道的工艺步骤为：采用沉积工艺在所述掩埋氧化物层上形成Si1-x-yGexCy、Si1-xGex或者Si1-yCy应力层；蚀刻所述应力层，以形成所述鳍形应力沟道。进一步，所述鳍形应力沟道为鳍形Si1-x-yGexCy、Si1-xGex或者Si1-yCy应力沟道，其中，x为0.05-0.45，y为0.03-0.15。进一步，所述硅层的表面晶向为<110>或<100>。进一步，所述碳、锗或锗-碳共同离子注入中的锗离子的注入能量为10-50KeV，注入剂量为5.0×e14-5.0×e15离子/平方厘米；碳离子的注入能量为0.5-5.0KeV，注入剂量为5.0×e13-1.0×e15离子/平方厘米。进一步，所述沉积工艺的工艺参数为：温度500-600℃，源气体为硅烷、锗烷或者甲基硅烷。进一步，所述氮离子的注入能量为0.3-3.0KeV，注入剂量为5.0×e13-1.0×e15离子/平方厘米。进一步，采用外延生长工艺形成所述本征沟道层。进一步，所述本征沟道层的构成材料为Si、Si1-yCy、或者Si1-xGex，其中，x为0.1-0.5，y为0.01-0.1。进一步，所述本征沟道层的厚度为5-30nm。进一步，在形成所述硅层或者执行所述碳、锗或锗-碳共同离子注入之后，还包括执行沟道离子注入的步骤。进一步，在形成所述Si1-x-yGexCy、Si1-xGex或者Si1-yCy应力层之后，还包括执行沟道离子注入的步骤。进一步，所述氮离子注入与所述碳、锗或锗-碳共同离子注入同时执行。进一步，当采用低能量注入方式实施所述氮离子注入时，所述扩散阻挡注入区形成在所述鳍形沟道的表层区域；当采用高能量注入方式实施所述氮离子注入时，所述扩散阻挡注入区形成在整个所述鳍形沟道中。进一步，实施所述外延生长时，在源气体中加入氮气，以在所述本征沟道层中掺杂氮。进一步，所述半导体器件为FinFET器件。根据本专利技术，形成的FinFET器件的鳍形沟道为Si1-x-yGexCy、Si1-xGex或者Si1-yCy应力沟道，可以更为有效地提升所述鳍形沟道的载流子迁移率；同时，在上述鳍形应力沟道中形成由氮离子注入区构成的扩散阻挡注入区以及在形成的包围上述应力沟道的本征沟道层中掺杂氮，以进一步抑制短沟道效应。附图说明本专利技术的下列附图在此作为本专利技术的一部分用于理解本专利技术。附图中示出了本专利技术的实施例及其描述，用来解释本专利技术的原理。附图中：图1A-图1F为根据本专利技术第一示例性实施例依次实施各步骤所分别获得的器件的示意性剖面图；图2A-图2E为根据本专利技术第二示例性实施例依次实施各步骤所分别获得的器件的示意性剖面图；图3A-图3E为根据本专利技术第三示例性实施例依次实施各步骤所分别获得的器件的示意性剖面图；图4为根据本专利技术示例性实施例的方法形成FinFET器件的鳍形沟道的流程图。具体实施方式在下文的描述中，给出了大量具体的细节以便提供对本专利技术更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本专利技术可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本专利技术发生混淆，对于本领域公知的一些技术特征未进行描述。为了彻底理解本专利技术，将在下列的描述中提出详细的步骤，以便阐释本专利技术提出的形成FinFET器件的鳍形沟道的方法。显然，本专利技术的施行并不限定于半导体领域的技术人员所熟习的特殊细节。本专利技术的较佳实施例详细描述如下，然而除了这些详细描述外，本专利技术还可以具有其他实施方式。应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在所述特征、整体、步骤、操作、元件和/或组件，但不排除存在或附加一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组合。下面，参照下述三个示例性实施例和图4来描述本专利技术提出的形成FinFET器件的鳍形沟道的方法的主要步骤。参照图1A-图1F，其中示出了根据本专利技术第一示例性实施例依次实施各步骤所分别获得的器件的示意性剖面图。首先，如图1A所示，提供绝缘体上硅（SOI）晶片，所述绝缘体上硅晶片包括硅基体100，掩埋氧化物层101和形成在所述掩埋氧化物层101上的硅层102。其中，所述掩埋氧化物层101是硅氧化物层；所述硅层102是单晶硅或多晶硅，其表面晶向为<110>、<100>或其它晶向，用以形成FinFET器件的鳍（Fin）形沟道。形成所述绝缘体上硅结构的方法为本领域所公知，在此不再加以赘述。接着，如图1B所示，执行沟道离子注入并退火，以在所述硅层102的顶层区域形成沟道注入区103，所述沟道注入区103可以调节后续形成的鳍形沟道的阈值电压。对于NMOS而言，所述沟道离子注入的注入离子包括硼离子或者氟硼离子（BF2-）；对于PMOS而言，所述沟道离子注入的注入离子包括磷离子或者砷离子。接着，如图1C所示，形成鳍形沟道104，其形成工艺可以采用本领域技术人员所熟习的各种适宜的工艺技术，例如，在所述硅层102上形成掩膜；蚀刻所述硅层102，且在所述蚀刻工艺后去除所述硅本文档来自技高网...

【技术保护点】
一种半导体器件的制造方法，包括：提供硅基体，在所述硅基体上形成掩埋氧化物层，并在所述掩埋氧化物层上形成鳍形应力沟道；执行氮离子注入，以在所述鳍形应力沟道中形成扩散阻挡注入区；形成包围所述鳍形应力沟道的本征沟道层。

【技术特征摘要】
1.一种半导体器件的制造方法，包括：提供硅基体，在所述硅基体上形成掩埋氧化物层，并在所述掩埋氧化物层上形成鳍形应力沟道；执行氮离子注入，以在所述鳍形应力沟道中形成扩散阻挡注入区；形成包围所述鳍形应力沟道的本征沟道层，所述扩散阻挡注入区防止所述鳍形应力沟道中的注入离子中的杂质扩散到所述本征沟道层中。2.根据权利要求1所述的方法，其特征在于，形成所述鳍形应力沟道的工艺步骤为：在所述掩埋氧化物层上形成硅层；蚀刻所述硅层，以形成鳍形沟道；执行碳、锗或锗-碳共同离子注入并退火，以形成所述鳍形应力沟道。3.根据权利要求1所述的方法，其特征在于，形成所述鳍形应力沟道的工艺步骤为：采用沉积工艺在所述掩埋氧化物层上形成Si1-x-yGexCy、Si1-xGex或者Si1-yCy应力层；蚀刻所述应力层，以形成所述鳍形应力沟道。4.根据权利要求1、2或3所述的方法，其特征在于，所述鳍形应力沟道为鳍形Si1-x-yGexCy、Si1-xGex或者Si1-yCy应力沟道，其中，x为0.05-0.45，y为0.03-0.15。5.根据权利要求2所述的方法，其特征在于，所述硅层的表面晶向为<110>或<100>。6.根据权利要求2所述的方法，其特征在于，所述碳、锗或锗-碳共同离子注入中的锗离子的注入能量为10-50KeV，注入剂量为5E14-5E15离子/平方厘米；碳离子的注入能量为0.5-5.0KeV，注入剂量为5E13-1E15离子/平方厘米。7.根据权利要求3所述的方法，其特征在于，所述沉积工艺的工...

【专利技术属性】
技术研发人员：赵猛，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：上海;31