鳍式场效应晶体管的制造方法技术

本发明专利技术提供一种鳍式场效应晶体管的制造方法，在一半导体衬底上形成用于定义栅极的栅极硬掩膜以及围绕在所述栅极硬掩膜侧面的侧墙硬掩膜，通过利用侧墙硬掩膜作为自对准硬掩膜，先对半导体衬底形成具有倾斜侧面的第一鳍式结构，然后在第一鳍式结构之间形成浅沟槽隔离，接着移除侧墙硬掩膜，进行第二次刻蚀，最终获得了上下宽度不同的鳍式场效应晶体管，由于在填充氧化层形成所述浅沟槽隔离时第一鳍式结构的侧面为倾斜斜面，从而增加了填充工艺窗口，减少填充空隙，提高器件性能。

【技术实现步骤摘要】
【专利摘要】本专利技术提供一种，在一半导体衬底上形成用于定义栅极的栅极硬掩膜以及围绕在所述栅极硬掩膜侧面的侧墙硬掩膜，通过利用侧墙硬掩膜作为自对准硬掩膜，先对半导体衬底形成具有倾斜侧面的第一鳍式结构，然后在第一鳍式结构之间形成浅沟槽隔离，接着移除侧墙硬掩膜，进行第二次刻蚀，最终获得了上下宽度不同的鳍式场效应晶体管，由于在填充氧化层形成所述浅沟槽隔离时第一鳍式结构的侧面为倾斜斜面，从而增加了填充工艺窗口，减少填充空隙，提高器件性能。【专利说明】
本专利技术涉及半导体制造领域，尤其涉及一种。
技术介绍
为了跟上摩尔定律的脚步，人们不得不不断地缩小MOSFET晶体管的特征尺寸。这样做可以带来增加芯片密度，提高MOSFET的开关速度等好处。随着器件的特征尺寸(⑶，Critical Dimens1n)进一步下降，器件沟道长度缩短，漏极与源极的距离也随之缩短，这样一来栅极对沟道的控制能力变差，栅极电压夹断(pinch off)沟道的难度也越来越大，如此便使亚阀值漏电(Subthreshold leakage)现象，即所谓的短沟道效应(SCE: short-channel effects)更容易发生。由于这样的原因，平面CMOS晶体管渐渐向三维(3D)鳍式场效应晶体管(FinField Effect Transistor, FinFET)器件结构过渡。在FinFET中，栅至少可以从两侧对超薄体进行控制，具有比平面MOSFET器件强得多的栅对沟道的控制能力，能够很好的抑制短沟道效应。而且相对其它器件具有更好的集成电路生产技术的兼容性。鳍式场效应晶体管(Fin FET)是一种常见的多栅器件，图1示出了现有技术的一种鳍式场效应晶体管的立体结构示意图。如图1所示，其为鳍式场效应晶体管示意图，鳍式场效应晶体管是具有一从衬底10突出的有源区域，此结构狭长，故被称为鳍式结构(fin) 12 ；相邻两个鳍式结构12之间形成有浅沟道隔离(STI)Il ;鳍式结构12和浅沟道隔离11的表面形成有栅极结构13 ;源/漏区(未示出)位于鳍式结构12上，栅极结构13的两侧；沟道区14则位于栅极结构13下方，源/漏区之间的有源区域中。对于Fin FET，鳍式结构12的顶部以及两侧的侧壁与栅极结构13相接触的部分都成为沟道区，即具有多个栅，有利于增大驱动电流，改善器件性能。鳍式结构12是一种特殊的Fin FET结构，分为上下两部分，上部分为垂直的侧面，而下部分为倾斜的侧面。现有技术中形成的方法是先刻蚀形成上部分的鳍，再形成下部分的鳍，然后填充氧化物形成浅沟道隔离。由于鳍式结构12上部分竖直的鳍不利于氧化物的填充，从而使得浅沟道隔离11内有空隙15，这显然将大大降低器件的稳定性。因此，需要一种新的，以避免部分上述缺陷。
技术实现思路
本专利技术的目的在于提供一种，在保持上下两部分鳍宽度不同的特殊鳍式结构的基础上，避免填充氧化物形成的空隙问题，提高器件的稳定。为解决上述问题，本专利技术提出一种，包括:提供一半导体衬底，在所述半导体衬底上形成用于定义栅极的栅极硬掩膜以及围绕在所述栅极硬掩膜侧面的侧墙硬掩膜；以所述栅极硬掩膜和侧墙硬掩膜为掩膜，刻蚀所述半导体衬底形成多个具有倾斜侧面的第一鳍式结构，相邻第一鳍式结构之间为隔离沟道；在所述隔离沟道内填充隔离材料，形成浅沟道隔离，所述浅沟道隔离的侧壁具有倾斜度，所述浅沟道隔离的上表面低于所述第一鳍式结构的上表面；移除所述侧墙硬掩膜，以所述栅极掩膜层为掩膜，刻蚀所述第一鳍式结构至所述浅沟道隔离的表面，形成宽度小于第一鳍式结构的第二鳍式结构。进一步的，所述栅极硬掩膜和侧墙硬掩膜的材质为SiN，S1N, α -C，Si02, BN, TiN中的至少一种。进一步的，所述栅极硬掩膜的厚度大于10nm，所述侧墙硬掩膜的宽度大于5nm。进一步的，在所述隔离沟道内填充隔离材料，形成浅沟道隔离的步骤包括:在包含第一鳍式结构的半导体衬底表面沉积氧化层至填满所述隔离沟道；化学机械平坦化所述氧化层直至暴露出所述栅极硬掩膜的上表面；回刻蚀一定深度的所述氧化层，形成上表面低于所述第一鳍式结构的上表面的所述浅沟道隔离。进一步的，所述第一鳍式结构与所述第二鳍式结构的侧面斜率相等或者不相等。进一步的，所述第二鳍式结构的侧面为垂直于所述浅沟道隔离的上表面的竖直侧面。进一步的，移除所述侧墙硬掩膜之前或者之后，形成第二鳍式结构之前，对所述所述第一鳍式结构进行倾斜角度的离子注入。进一步的，所述注入离子为氮、氩或碳。与现有技术相比，本专利技术提供的，在一半导体衬底上形成用于定义栅极的栅极硬掩膜以及围绕在所述栅极硬掩膜侧面的侧墙硬掩膜，通过利用侧墙硬掩膜作为自对准硬掩膜，先对半导体衬底形成具有倾斜侧面的第一鳍式结构，然后在第一鳍式结构之间形成浅沟槽隔离，接着移除侧墙硬掩膜，进行第二次刻蚀，最终获得了上下宽度不同的鳍式场效应晶体管，同时由于在填充氧化层形成所述浅沟槽隔离时第一鳍式结构的侧面为倾斜斜面，从而增加了填充工艺窗口，避免了所形成的浅沟道隔离具有竖直部分，也就避免了竖直部分不利于氧化物的填充，造成浅沟道隔离内有空隙的问题，同时侧墙硬掩膜在第二次刻蚀工艺前进行移除，移除后的区域在第二次刻蚀工艺中起到了自对准的作用，提高了工艺效率和刻蚀精度，进而改善了器件性能。【专利附图】【附图说明】图1是现有技术的鳍式场效应晶体管结构的剖面示意图；图2是本专利技术具体实施例的鳍式场效应晶体管制造方法流程图；图3A至3E是图2所示的制造方法中的器件结构的剖面示意图；图4A和4B是本专利技术具体实施例的器件结构的剖面示意图。【具体实施方式】为使本专利技术的目的、特征更明显易懂，下面结合附图对本专利技术的【具体实施方式】作进一步的说明，然而，本专利技术可以用不同的形式实现，不应认为只是局限在所述的实施例。请参考图2，本实施例提供一种，包括:SI，提供一半导体衬底，在所述半导体衬底上形成用于定义栅极的栅极硬掩膜以及围绕在所述栅极硬掩膜侧面的侧墙硬掩膜；S2，以所述栅极硬掩膜和侧墙硬掩膜为掩膜，刻蚀所述半导体衬底形成多个具有倾斜侧面的第一鳍式结构，相邻第一鳍式结构之间为隔离沟道；S3，在所述隔离沟道内填充隔离材料，形成浅沟道隔离，所述浅沟道隔离的侧壁具有倾斜度，所述浅沟道隔离的上表面低于所述第一鳍式结构的上表面；S4，移除所述侧墙硬掩膜，以所述栅极掩膜层为掩膜，刻蚀所述第一鳍式结构至所述浅沟道隔离的表面，形成宽度小于第一鳍式结构的第二鳍式结构。请参考图3A，在步骤SI中，提供半导体衬底100，所述半导体衬底100可以为硅衬底，或者掺杂锗之类的衬底，或者绝缘层上覆硅(SOI)等，可以包括各类掺杂区，深埋层等。在本实施例中，首先，在所述半导体衬底100上沉积硬掩膜材料，然后通过光刻、干法刻蚀工艺将待形成的鳍式场效应晶体管的栅极光刻图案转移到硬掩膜材料，形成栅极硬掩膜101，所述栅极硬掩膜101可以为SiN(氮化硅)，S1N(氮氧化硅)，a-c(阿尔法碳)，Si02( 二氧化硅)，BN(氮化硼)，TiN(氮化钛)。接着请继续参考图3A，在形成栅极硬掩膜101的器件表面沉积SiN(氮化硅)、S1N (氮氧化硅)、0-(:(阿尔法碳)、5102(二氧化硅)、BN(氮化硼)、TiN(氮化钛)等侧墙材料，干法本文档来自技高网...

【技术保护点】
一种鳍式场效应晶体管的制造方法，其特征在于，包括：提供一半导体衬底，在所述半导体衬底上形成用于定义栅极的栅极硬掩膜以及围绕在所述栅极硬掩膜侧面的侧墙硬掩膜；以所述栅极硬掩膜和侧墙硬掩膜为掩膜，刻蚀所述半导体衬底形成多个具有倾斜侧面的第一鳍式结构，相邻第一鳍式结构之间为隔离沟道；在所述隔离沟道内填充隔离材料，形成浅沟道隔离，所述浅沟道隔离的侧壁具有倾斜度，所述浅沟道隔离的上表面低于所述第一鳍式结构的上表面；移除所述侧墙硬掩膜，以所述栅极掩膜层为掩膜，刻蚀所述第一鳍式结构至所述浅沟道隔离的表面形成底面宽度小于第一鳍式结构上表面宽度的第二鳍式结构。

【技术特征摘要】

【专利技术属性】
技术研发人员：鲍宇，
申请(专利权)人：上海华力微电子有限公司，
类型：发明
国别省市：上海;31