芯片封装结构制造技术

一种芯片封装结构，所述芯片封装结构包括：第一芯片，所述第一芯片的表面具有多个第一焊盘；第二芯片，所述第二芯片的面积小于所述第一芯片的面积，所述第二芯片的表面具有多个第二焊盘，所述多个第二焊盘与所述多个第一焊盘的位置相对应，且所述第二芯片表面的多个第二焊盘与所述第一芯片表面的多个第一焊盘对应结合在一起；第一绝缘层，所述第一绝缘层将所述第二芯片包覆并与所述第一芯片结合。本实用新型专利技术的芯片封装结构的可靠性高。

【技术实现步骤摘要】
【专利摘要】一种芯片封装结构，所述芯片封装结构包括：第一芯片，所述第一芯片的表面具有多个第一焊盘；第二芯片，所述第二芯片的面积小于所述第一芯片的面积，所述第二芯片的表面具有多个第二焊盘，所述多个第二焊盘与所述多个第一焊盘的位置相对应，且所述第二芯片表面的多个第二焊盘与所述第一芯片表面的多个第一焊盘对应结合在一起；第一绝缘层，所述第一绝缘层将所述第二芯片包覆并与所述第一芯片结合。本技术的芯片封装结构的可靠性高。【专利说明】芯片封装结构
本技术涉及半导体
，尤其涉及一种芯片封装结构。
技术介绍
随着半导体芯片制造、集成和封装技术的不断进步，电子系统逐渐显现出多功能、高性能和高可靠性的发展趋势。为了将多个具有不同功能的有源组件与无源组件，以及诸如微机电系统(MEMS)、光学(Optics)元件等其它元件组合在同一封装体，使其成为可提供多种功能的一个系统或子系统，业界提出了系统级封装技术。系统级封装可以作为一块标准单元用于PCB组装，也可以是最终的电子产品。与传统的芯片封装不同，系统级封装不仅可以应用于数字系统，还可以应用于光通讯、传感器以及MEMS等领域，因此，在计算机、自动化、通讯业等领域，系统级封装得到了广泛的应用。现有的系统级封装采用金属引线工艺，将芯片与芯片间的焊盘用金属线进行引线键合，起到电学连接的作用；另外，现有的系统级封装还采用将两个芯片的焊盘相对贴合之后使用绝缘胶进行粘合的封装方式，但是，上述的封装方法所形成的封装结构可靠性较差。
技术实现思路
本技术解决的问题是现有技术芯片封装结构可靠性差。为解决上述问题，本技术提供了一种芯片封装结构，包括:第一芯片，所述第一芯片的表面具有多个第一焊盘；第二芯片，所述第二芯片的面积小于所述第一芯片的面积，所述第二芯片的表面具有多个第二焊盘，所述多个第二焊盘与所述多个第一焊盘的位置相对应，且所述第二芯片表面的多个第二焊盘与所述第一芯片表面的多个第一焊盘对应结合在一起；第一绝缘层，所述第一绝缘层将所述第二芯片包覆并与所述第一芯片结合。可选的，还包括:绝缘胶层，位于所述第一芯片表面和所述第二芯片表面之间。可选的，所述第一绝缘层和所述绝缘胶层与所述第一芯片结合面的面积大于所述第二芯片的面积。可选的，还包括:位于所述第一芯片表面的多个第三焊盘，所述多个第三焊盘位于所述第二芯片在所述第一芯片表面的投影区域之外的部分。可选的，还包括:多个第一插塞，分别贯穿所述第一绝缘层，且与所述多个第三焊盘对应电学连接；多个第一金属凸块，位于所述第一绝缘层上并与所述多个第一插塞对应电学连接。可选的，所述多个第一金属凸块高度不低于包覆所述第二芯片的第一绝缘层顶部。可选的，所述第三焊盘位于被所述第一绝缘层覆盖的所述第一芯片表面之外的区域，所述第一绝缘层填充在所述第一芯片和第二芯片表面之间的区域。可选的，还包括:第二绝缘层，覆盖所述第一绝缘层覆盖的所述第一芯片表面之外的区域；多个第二插塞，分别贯穿所述第二绝缘层，且分别与所述多个第三焊盘对应电学连接；多个第二金属凸块，位于所述第二绝缘层之上并与所述多个第二插塞对应电连接。可选的，所述多个第二金属凸块高度不低于包覆所述第二芯片的第一绝缘层顶部。可选的，还包括:多个第三金属凸块，分别位于所述多个第一焊盘和所述多个第二焊盘之间。与现有技术相比，本技术技术方案具有以下优点:本技术实施例的芯片封装结构中，包括第一绝缘层，所述第一绝缘层将所述第二芯片包覆并结合至所述第一芯片。增强了第一芯片和第二芯片之间结合的结构强度，使得第二芯片不容易从第一芯片上脱落，增强了整个封装结构的可靠性。进一步的，本技术实施例的芯片封装结构中，还包括绝缘层、插塞，将位于第一芯片上的第三焊盘引至绝缘层上，使得金属凸块高于所述第二芯片，无需在PCB板上额外形成开孔，而可以直接通过金属凸块将第一芯片和第二芯片的封装结构结合至PCB板，简化了工艺。【专利附图】【附图说明】图1是现有技术的芯片封装结构的剖面结构示意图；图2是本技术一实施例的芯片封装结构的形成方法100的流程示意图；图3至图9是图2所示的芯片封装结构的形成方法100在形成过程中的中间结构的剖面示意图；图10是本技术另一实施例的芯片封装结构的形成方法200的流程示意图；图11至图17是图10所示的芯片封装结构的形成方法200在形成过程中的中间结构的剖面示意图。【具体实施方式】通常地，将不同大小的两个芯片进行系统级封装时，大芯片与小芯片之间的连接面积只有小芯片面积的大小。请参考图1，图1为现有技术中两个大小不同的芯片进行系统级封装的剖面结构示意图，包括:第一芯片110，所述第一芯片110的表面具有第一焊盘111，第三焊盘112 ;第二芯片120，所述第二芯片120的面积小于所述第一芯片110，所述第二芯片120的表面具有第二焊盘121，所述第二芯片120表面的第二焊盘121与所述第一芯片110表面的第一焊盘111对应结合在一起；绝缘胶130，位于所述第一芯片110表面和第二芯片120表面之间的空隙内，用于粘合所述第一芯片110和所述第二芯片120;锡球140，位于所述第三焊盘112之上，用于与外部电路(如PCB板)电学连接。由于所述第二芯片120的面积小于所述第一芯片110的面积，绝缘胶130的面积仅与所述第二芯片120的面积相当，导致所述第一芯片110和所述第二芯片120之间的粘合力较低，封装结构的信赖性降低。尤其是在跌落试验中，第一芯片110和第二芯片120之间的连接容易脱落。基于以上研究，本技术提出了一种芯片封装结构，可以增强两个芯片之间的粘合力。为使本技术的上述目的、特征和优点能够更为明显易懂，下面结合附图对本技术的具体实施例做详细的说明。需要说明的是，提供这些附图的目的是有助于理解本技术的实施例，而不应解释为对本技术的不当的限制。为了更清楚起见，图中所示尺寸并未按比例绘制，可能会做放大、缩小或其他改变。请参考图2，图2示出了一实施例中芯片封装结构的形成方法100的流程示意图。下面结合附图对本技术的芯片封装结构的形成方法100的步骤进行说明。步骤S101，参考图3，提供第一芯片210，所述第一芯片210的表面具有多个第一焊盘211和多个第三焊盘212。提供第二芯片220，所述第二芯片220的表面具有多个第二焊盘221，所述多个第二焊盘221与所述多个第一焊盘211的位置相对应，且所述第二芯片220的面积小于所述第一芯片210的面积。所述第一芯片210和所述第二芯片220可以为单晶硅、SOI (绝缘体上硅)、SiGe或II1-V族化合物材料。所述第一芯片210和所述第二芯片220包括制作于其中的半导体器件、金属互连结构以及其他半导体结构。所述第一芯片210和所述第二芯片220包含一个广义的范围，包括例如处理器、存储器以及控制器等集成电路芯片，也包括例如CCD、CM0S图像传感器等光学传感器芯片或者热传感器芯片、运动传感器芯片等其他传感器芯片，还包括微机电元件(MEMS)芯片等。所述第一焊盘211、所述第二焊盘221或所述第三焊盘212可以分别为所述第一芯片210或第二芯片220的顶层金属电极，所述第一焊盘211、第二焊盘221或所本文档来自技高网...

【技术保护点】
一种芯片封装结构，其特征在于，包括：第一芯片，所述第一芯片的表面具有多个第一焊盘；第二芯片，所述第二芯片的面积小于所述第一芯片的面积，所述第二芯片的表面具有多个第二焊盘，所述多个第二焊盘与所述多个第一焊盘的位置相对应，且所述第二芯片表面的多个第二焊盘与所述第一芯片表面的多个第一焊盘对应结合在一起；第一绝缘层，所述第一绝缘层将所述第二芯片包覆并与所述第一芯片结合。

【技术特征摘要】

【专利技术属性】
技术研发人员：李俊杰，王之奇，杨莹，喻琼，祁俊华，张坚，王蔚，
申请(专利权)人：苏州晶方半导体科技股份有限公司，
类型：新型
国别省市：江苏;32