芯片封装结构制造技术

本实用新型专利技术揭示一种芯片封装结构，包括芯片及纳米沉积层，芯片具有电气线路、感光区及多个电气连接垫，且感光区及电气连接垫是配置于芯片的上表面，而纳米沉积层是覆盖感光区的表面，并曝露出电气连接垫。感光区具有感光功能，电气连接垫连接电气线路，并提供连接外部电路或电气元件。纳米沉积层具有电气绝缘性以及透光性，提供电气绝缘及隔绝保护作用。本实用新型专利技术的纳米沉积层也可具有不透光性，用以包覆一般非感光芯片，因此，本实用新型专利技术的芯片封装结构可取代注模方式的封装，不仅结构简化、良率提高，还能进一步缩小封装尺寸，达到真正芯片级封装尺寸。（*该技术在2023年保护过期，可自由使用*）

【技术实现步骤摘要】
【专利摘要】本技术揭示一种芯片封装结构，包括芯片及纳米沉积层，芯片具有电气线路、感光区及多个电气连接垫，且感光区及电气连接垫是配置于芯片的上表面，而纳米沉积层是覆盖感光区的表面，并曝露出电气连接垫。感光区具有感光功能，电气连接垫连接电气线路，并提供连接外部电路或电气元件。纳米沉积层具有电气绝缘性以及透光性，提供电气绝缘及隔绝保护作用。本技术的纳米沉积层也可具有不透光性，用以包覆一般非感光芯片，因此，本技术的芯片封装结构可取代注模方式的封装，不仅结构简化、良率提高，还能进一步缩小封装尺寸，达到真正芯片级封装尺寸。【专利说明】芯片封装结构
本技术是有关于一种芯片封装结构，尤其是利用纳米沉积层包覆芯片，取代注模的芯片封装方式，藉以达到更轻薄短小、处理工序简化、处理成本降低、方便生产、良率提高的功效，并可依需要而加强比如防制电磁干扰(EMI)、加强散热、重新布局(RDL)、抗反射、抗紫外线(UV)、红外光截止(IR Cut)等功能。
技术介绍
近年来,各种高功能的集成电路(Integrated Circuit, IC)已应用到不同领域，比如计算机、通讯、光电、消费性电子产品，同时随着功能愈复杂、强大，使得电路的密度愈高，耗电量愈大，导致一般封装技术无法有效解决严峻的散热问题。此外，抗电磁干扰(Electromagnetic Interference,EMI)的能力、电气传导性能对于高速运作的集成电路也都变得格外重要。一般封装技术可包括双排直立式封装(Dual In-line Package、DIP)、四方平面包封装(Quad Flat Package, QFP)、薄型小尺寸封装(Thin Small Outline Package, TSOP)、球格阵列封装(Ball Grid Array, BGA)等等,主要是使用由塑料材料构成的封装体以注模(Mold Filling)方式包覆芯片，提供电气绝缘保护及散热，同时利用接脚电气连接至芯片的连接端口以实现电气信号传导。在现有技术中，DIP封装接脚是在二侧边，QFP封装的接脚是在四边，而BGA封装的接脚是在载板的底面，一般接脚数愈多，封装成本也愈高。因此，对于接脚数少的芯片，可使用DIP封装，接脚数最多为数十个。由于QFP封装的接脚数一般可达256。但是对于数百个接脚以上的芯片，则须使用BGA封装，因为散热效率是以锡球当作接脚，并以阵列方式配置于载板的整个底面。随着可携式或手持式电子装置的风行，比如智能型手机、平板电脑、笔记本电脑，其中的集成电路具有更加复杂的整合性功能，而且在非常有限的容置空间下，集成电路的封装尺寸必须更为轻、薄、短、小，使得载板面积相当大的BGA封装渐渐无法满足实务上的要求。因而，封装业者开发封装尺寸更短小的芯片级封装(Chip Scale Package, CSP),通常封装尺寸只大于原有芯片的20%。然而，上述现有技术的缺点在于，即使是CSP封装还是利用注模以覆盖芯片，亦即需要先将芯片置于模具中，再注入封装材料包围芯片，并经加热熟化而形成封装体，因此封装后的整体尺寸会受制于模具成形的技术比如封装材料的流动性、封装体的机械强度，造成无法进一步缩小封装大小的问题。尤其是对于感光芯片而言，需要一次加装一片玻璃元件，很容易导致芯片被污染或整体结构发生对位偏移等的问题，影响芯片功能，或甚至失效，降低封装良率。因此，很需要一种芯片封装结构，直接利用具有功能性的原子沈积层的纳米沉积层，取代注模覆盖芯片的封装方式，藉以大幅缩小芯片封装大小，达到更加轻薄短小、整体结构简单、成本降低、生产方便、良率提高的目的，尤其是，可依需要额外增加不同功能的纳米沉积层，藉以加强防制EM1、散热，重新布局、抗反射、抗紫外光、红外光截止等等功能，有效解决上述现有技术的问题。
技术实现思路
本技术的主要目的在于提供一种芯片封装结构，包括芯片以及纳米沉积层，其中芯片具有电气线路、感光区以及多个电气连接垫，且感光区及电气连接垫是配置于芯片的上表面，而纳米沉积层是覆盖感光区的表面，并曝露出电气连接垫。感光区具有感光功能，而电气连接垫是连接电气线路，并提供连接外部电路或电气元件，比如电路板或其它集成电路芯片。具体而言，感光区可配置于芯片的中央区域，而电气连接垫可位于芯片的外缘周边，围绕感光区的外缘。纳米沉积层具有电气绝缘性以及透光性，可由硅胶、酚醛树脂、聚碳酸酯、压克力树脂、聚亚酰胺树脂、聚四氟乙烯、BT树脂或环氧树脂构成。本技术的另一目的在于提供一种芯片封装结构，包括芯片、纳米沉积层、线路层以及多个连接凸块，其中线路层的部分下表面覆盖纳米沉积层的外缘，线路层的其余下表面接触芯片，并电气连接至电气连接垫。连接凸块是配置于线路层的上表面，可连接外部电路或电气元件。因此，连接凸块的主要目的是提供较大连接面积，延伸电气连接垫的连接功能，方便连接外部电路或电气元件。本技术的另一目的在于提供一种芯片封装结构，包括芯片、纳米沉积层、线路层、多个连接凸块以及至少一电子元件，且芯片为集成电路(IC)半导体芯片，具有电气线路以及多个电气连接垫，而纳米沉积层可具有透光性或不透光性。纳米沉积层覆盖芯片的部分表面，且未覆盖电气连接垫。线路层具有电路图案，并覆盖纳米沉积层以及芯片而接触到电气连接垫，连接凸块是配置于线路层上。因此，电气连接垫电气连接至连接凸块，且在线路层的电路图案上安置电子元件，比如表面黏着元件(SMD)，包含被动RC元件。所以，纳米沉积层可直接当作承载电子元件的基板，简化整体结构。本技术是以纳米沉积层包覆芯片，取代传统注模的封装方式，可大幅缩小封装大小，实现真正的芯片级尺寸的封装方式。此外，还可利用屏蔽和不同纳米沉积材料，经多次沈积方式达到透光、防水、防EMI的目的。【专利附图】【附图说明】图1为显示依据本技术第一实例的芯片封装结构的示意图；图2为图1的芯片封装结构的上视图；图3为显示依据本技术第一实例的芯片封装结构的应用实例示意图；图4为显示依据本技术第二实例的芯片封装结构的示意图；图5为显示依据本技术第二实例的芯片封装结构的应用实例示意图；图6为显示依据本技术第三实例的芯片封装结构的示意图。其中，附图标记说明如下:10 芯片11感光区14电气连接垫20纳米沉积层30电路板31连接焊点40线路层42连接凸块50电子元件【具体实施方式】以下配合图式及元件符号对本技术的实施方式做更详细的说明，以使熟悉本领域的技术人员在研读本说明书后能据以实施。参考图1，为本技术芯片封装结构的示意图。如图1所示，本技术的芯片封装结构主要包括芯片10以及纳米沉积层20，其中芯片10为比如光学感测芯片，具有电气线路(图中未显示)、感光区11以及多个电气连接垫14，且感光区11以及多个电气连接垫14是配置于芯片10的上表面，而纳米沉积层20是以半导体制程方式覆盖感光区11的表面，亦即纳米沉积层20的横向尺寸是大于或等于感光区11的横向尺寸，以达到覆盖目的。感光区11具有感光功能，此外其表面可进一步设置多个微透镜(图中未显示)，以加强感光效率，而电气连接垫14连接电气线路，并提供连接外部电路或电气元件，比如电路板或其它集成电路芯片。具体而言本文档来自技高网...

【技术保护点】
一种芯片封装结构，其特征在于，包括：?一芯片，为一光学感测芯片，具有一电气线路、一感光区以及多个电气连接垫，且该感光区及该电气连接垫是配置于该芯片的一上表面，其中该感光区具有感光功能，而该电气连接垫用以连接外部电路或电气元件；以及?一纳米沉积层，具有电气绝缘性以及透光性，覆盖该感光区，并曝露出该电气连接垫，且该纳米沉积层是由透光性的疏水性塑料材料构成。

【技术特征摘要】

【专利技术属性】
技术研发人员：林登炎，
申请(专利权)人：林登炎，
类型：实用新型
国别省市：