芯片封装结构制造技术

本发明专利技术揭露一种芯片封装结构，包含一芯片、一保护层、多个凸块、一绝缘薄膜层、一可挠性基板及一封装胶体。其中，所述可挠性基板具有多个引脚与所述多个凸块对应电性连接，所述保护层及所述多个凸块均形成于所述芯片上，所述绝缘薄膜层形成于所述保护层上，且相邻的各个所述凸块间的所述绝缘薄膜层具有至少一个凹槽，藉此，将可减少凸块析出的离子产生迁移现象而造成的电性短路或漏电流问题。

【技术实现步骤摘要】

本专利技术关于一种芯片封装结构；特别是一种利用卷带自动接合封装技术所制成的芯片封装结构。
技术介绍
随着科技进步，半导体元件(例如芯片)已成为许多电子产品中不可或缺的零组件之一。当半导体元件制作完成后，通常需进一步进行封装作业，以与其他外部元件电性连接，并同时保护半导体元件的电路。其中，卷带自动接合(Tape Automatic Bonding, TAB)封装技术于封装后具有可弯折、轻薄、微小间距(fine pitch)及高脚数等特性，特别适用于显示器的驱动芯片封装。其中，卷带自动接合封装又分成薄膜覆晶(Chip On Film,C0F)封装及卷带承载封装(Tape Carrier Package, TCP)。然而，因应电子产品微型化、高处理速度、多功能、高效能等需求，芯片则必须在缩小尺寸的同时还需增加输出入(I/O)端点密度，这使得输出入端点间距更趋微小化，当半导体装置运作时高电压施加于金属导电端点，加上高温及湿气环境，使得金属导电端点产生金属离子迁移(ion migration)现象,在微小间距的导电端点之间造成桥接、电性短路或漏电流等状况。现有利用卷带自动接合封装技术所制成的本文档来自技高网...

【技术保护点】
一种芯片封装结构，包含：一芯片，具有一主动面及多个焊垫，所述多个焊垫设置于所述主动面上；一保护层，形成于所述主动面上，所述保护层局部显露各个所述焊垫；多个凸块，分别形成于各个所述焊垫上，并与所述焊垫电性连接；一绝缘薄膜层，形成于所述保护层上，所述绝缘薄膜层显露所述多个凸块，且相邻的各个所述凸块间的所述绝缘薄膜层具有至少一个凹槽；一可挠性基板，具有多个引脚，所述芯片与所述可挠性基板接合，使所述多个引脚与所述多个凸块对应电性连接；以及一封装胶体，填充于所述芯片及所述可挠性基板所形成的空间中。

【技术特征摘要】
2011.11.02 TW 1001398931.一种芯片封装结构，包含: 一芯片，具有一主动面及多个焊垫，所述多个焊垫设置于所述主动面上； 一保护层，形成于所述主动面上，所述保护层局部显露各个所述焊垫； 多个凸块，分别形成于各个所述焊垫上，并与所述焊垫电性连接； 一绝缘薄膜层，形成于所述保护层上，所述绝缘薄膜层显露所述多个凸块，且相邻的各个所述凸块间的所述绝缘薄膜层具有至少一个凹槽； 一可挠性基板，具有多个引脚，所述芯片与所述可挠性基板接合，使所述多个引脚与所述多个凸块对应电性连接；以及 一封装胶体，填充于所述芯片及所述可挠性基板所形成的空间中。2.按权利要求1所述的芯片封装结构，其特征在于，所述多个凸块沿所述芯片的至少二个相对侧边间隔排列，两相邻间隔排列的所述多个凸块的一边壁相互投影形成一平面重迭区域，所述绝缘薄膜层的所述至少一个凹槽延伸截断所述平面重迭区域。3.按权利要求1所述的芯片封装结构，其特征在于，所述绝缘薄膜层的一厚度介于5至10微米，且所述至少一个凹槽的一深度介于2至5微米。4.按权利要求1所述的芯片封装结构，其特征在于，所述绝缘薄膜层的材料选自聚酰亚胺、光阻焊剂或苯环丁烯。5.按权利要求1所述的芯片封装结构，其特...

【专利技术属性】
技术研发人员：赖奎佑，
申请(专利权)人：南茂科技股份有限公司，
类型：发明
国别省市：