半导体元件（9）的元件电极（12、17）设置在单元区（1）中，而电连接到半导体衬底（6）的最外周电极（21）设置在周边区（2）中。在周边区（2）中，第二导电型层（7）设置在超级结结构之上。电位分割区（23）设置在第二导电型层（7）之上，以电连接元件电极（12、17）和最外周电极（21），并还将元件电极（12、17）和最外周电极（21）之间的电压分成多个级。当从半导体衬底（6）的厚度方向看时，电位分割区（23）的一部分与周边区（2）重叠。
【技术实现步骤摘要】
【国外来华专利技术】【专利摘要】半导体元件（9）的元件电极（12、17）设置在单元区（1）中，而电连接到半导体衬底（6）的最外周电极（21）设置在周边区（2）中。在周边区（2）中，第二导电型层（7）设置在超级结结构之上。电位分割区（23）设置在第二导电型层（7）之上，以电连接元件电极（12、17）和最外周电极（21），并还将元件电极（12、17）和最外周电极（21）之间的电压分成多个级。当从半导体衬底（6）的厚度方向看时，电位分割区（23）的一部分与周边区（2）重叠。【专利说明】半导体器件相关申请的交叉引用本公开内容基于2011年9月27日提交的日本专利申请号2011_210690、2011年12月I日提交的日本专利申请号2011-263799、2012年8月10日提交的日本专利申请号2012-178676、以及2012年8月10日提交的日本专利申请号2012-178674，上述日本专利申请的内容通过引用被并入于此。
本公开内容涉及包括单元区和包围单元区的周边区的半导体器件。
技术介绍
专利文献I公开了包括具有超级结(SJ)结构的垂直半导体元件的半导体器件，其中N型柱和P型柱交替和重复地以条纹形状形成在漂移层中。使用SJ结构，形成电流容易流动的电流路径，从而导致较低的导通电阻。此外，使用SJ结构，避免了电场的集中，从而获得高击穿电压。换句话说，实现了高击穿电压和低导通电阻。半导体器件设置有一种结构，其中在形成垂直半导体元件的单元区中，维持电荷平衡，使得P型柱和N型柱具有相等的杂质浓度，而在包围单元区的周边区中，提供在P型柱和N型柱的相应杂质浓度之间的差异。具体地，关于在每个P型柱中的杂质量和在每个N型柱中的杂质量之间的差异，在位于周边区的最外周上的P型柱和N型柱的组合中的杂质量之间的差异被调节到小于在位于周边区中的P型柱和N型柱的另一组合中的杂质量之间的差异，而在位于周边区的最内周上的P型柱和N型柱的组合中的杂质量之间的差异被调节到大于在位于单元区中的P型柱和N型柱的组合中的杂质量之间的差异。现有技术文献专利文献 JP-A-2006-73615
技术实现思路
本专利技术要解决的问题然而，在上面提到的专利文献I中示出的半导体器件中，在从周边区的最内周到最外周的方向上，首先遇到P型柱的杂质浓度高于N型柱的杂质浓度的富P状态，并随后在较接近外周边的位置处遇到N型柱的杂质浓度高于P型柱的杂质浓度的富N状态。当富P区形成且P电荷Qp变得大于N电荷而导致正电荷不平衡(=P电荷Qp - N电荷Qn/N电荷Qn)时，耗尽层扩展到漏极侧(衬底下表面侧)，使得在最外周侧出现击穿。结果，如可从图28所示的电荷不平衡和击穿电压之间的关系图看出，在最外周侧上的击穿电压低于在单元区中的击穿电压，从而使周边区将单元区的电荷平衡余量变窄。这引起降低半导体器件的击穿电压产量(yield)的问题。此外，在PN柱中的等电位线由富P区拉向衬底的后表面侧。相反，在富P区之外的富N区中，等电位线被拉向衬底的前表面侧。特别是，在富N区中的等电位线的前边缘朝着衬底的前表面侧延伸。然而，因为前边缘的位置不是固定的，富N区中的单独等电位线的前边缘可能集中在一个位置上。这引起电场的集中出现以因此降低击穿电压的可能性。本公开内容的目的是提供可在不使电场集中在周边区上的情况下确保击穿电压的半导体器件。本公开内容的另一目的是提供可抑制周边区使单元区的电荷平衡余量变窄并可提高击穿电压产量的半导体器件。用于解决问题的手段根据本公开内容的第一方面的半导体器件包括单元区和包围单元区的周边区，并包括半导体衬底、半导体元件、半导体元件的元件电极、最外周电极、第二导电型层和电位分割层。半导体衬底包括第一导电型层和形成在第一导电型层之上并用作漂移层的第一导电型柱区和第二导电型柱区。第一导电型柱区和第二导电型柱区形成超级结结构。半导体衬底的一部分包括在单元区中，而半导体衬底的另一部分包括在周边区中。半导体元件和元件电极设置在单元区中。最外周电极电连接到周边区中的半导体衬底。第二导电型层形成在周边区中的超级结结构之上。电位分割区形成在第二导电型层之上。电位分割区将元件电极电连接到最外周电极，并且还将元件电极和最外周电极之间的电压分割成多个级。当从半导体衬底的厚度方向看时，电位分割区的一部分与周边区重叠。根据第一方面的半导体器件可确保击穿电压，而不使电场集中在周边区上。根据本专利技术的第二方面的半导体器件包括形成半导体元件的单元区和包围单元区的周边区。半导体器件包括具有第一导电型层的半导体衬底和形成在第一导电型层之上并用作漂移层的第一导电型柱区和第二导电型柱区。第一导电型柱区和第二导电型柱区形成超级结结构。半导体衬底的一部分包括在单元区中，而半导体衬底的另一部分包括在周边区中。在单元区中，第一导电型电荷量和第二导电型电荷量被设定为相等。半导体衬底还包括在周边区中的电荷平衡变化区。在电荷平衡变化区中，在超级结结构中的第一导电型电荷量朝着单元区的外周边方向逐渐增大到大于第二导电型电荷量。根据第二方面的半导体器件可抑制周边区使单元区的电荷平衡余量变窄，并可提闻击穿电压产量。【专利附图】【附图说明】根据参考附图所做出的以下详细描述，本公开内容的上述和其它目的、特征和优点将变得更明显。在附图中:图1是根据本公开内容的第一实施例的半导体器件的平面图；图2是沿着图1中的线1-1截取的半导体器件的截面图；图3是示出在周边区中的保护环和齐纳二极管的平面图；图4 (a)是周边区中的P型柱区的宽度以相等的速率改变的平面图，而图4 (b)是周边区中的P型柱区的宽度连续改变的平面图；图5是示出电位分割区的长度和击穿电压之间的关系的视图；图6 (a)是示出当在周边区未设置有电位分割区的结构中在周边区中的N型杂质的浓度保持恒定时的电位分布的仿真结果的视图，而图6 (b)是示出在周边区未设置有电位分割区的结构中、在周边区中的N型杂质的浓度连续改变的结构中的电位分布的仿真结果的视图；图7 (a)是示出当在周边区设置有电位分割区的结构中在周边区中的N型杂质的浓度保持恒定时的电位分布的仿真结果的视图，而图7 (b)是示出在周边区设置有电位分割区的结构中、在周边区中的N型杂质的浓度连续改变的结构中的电位分布的仿真结果的视图；图8 (a)是示出在未设置有电荷平衡变化区的结构中在周边区中的过剩浓度和半导体器件的击穿电压之间的关系的视图，而图8 (b)是示出在未设置有电荷平衡变化区的结构中在周边区中的过剩浓度和半导体器件的击穿电压之间的关系的视图；图9是根据本公开内容的第二实施例的半导体器件的截面图；图10 (a)是示出在根据本公开内容的第三实施例的半导体器件中的SJ结构的布局的示例的平面图，而图10 (b)是示出在根据本公开内容的第三实施例的半导体器件中的SJ结构的布局的另一示例的平面图；图11 (a)是示出在根据本公开内容的第四实施例的半导体器件中的周边区的截面图，而图11 (b)是在未设置有保护环的半导体器件中的周边区的截面图；图12是示出在图11 Ca)和图11 (b)中所示的每个结构中层间绝缘膜和绝缘层之间受限(trapped)的电荷Q与击穿电压之间的关系的视图；图13是根据本公开内容的第五实施例的半导体器件的平面图； 图本文档来自技高网...
【技术保护点】
一种半导体器件，包括单元区（1）和包围所述单元区（1）的周边区（2），所述半导体器件包括：半导体衬底（6），其包括第一导电型层（3）和形成在所述第一导电型层（3）之上并用作漂移层的第一导电型柱区（4）和第二导电型柱区（5），所述第一导电型柱区（4）和所述第二导电型柱区（5）形成超级结结构，所述半导体衬底（6）的一部分包括在所述单元区（1）中，而所述半导体衬底（6）的另一部分包括在所述周边区（2）中；半导体元件（9），其被设置在所述单元区（1）中；所述半导体元件（9）的元件电极（12、17），其被设置在所述单元区（1）中；最外周电极（21），其电连接到所述周边区（2）中的所述半导体衬底；第二导电型层（7），其形成在所述周边区（2）中的所述超级结结构之上；以及电位分割区（23），其形成在所述第二导电型层（7）之上，以将所述元件电极（12、17）电连接到所述最外周电极（21），并且还将所述元件电极（12、17）和所述最外周电极（21）之间的电压分割成多个级，当从所述半导体衬底（6）的厚度方向看时，所述电位分割区（23）的一部分与所述周边区（2）重叠。
【技术特征摘要】
【国外来华专利技术】...
【专利技术属性】
技术研发人员：赤木望，利田祐麻，桑原诚，
申请(专利权)人：株式会社电装，
类型：
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。