单片集成电路制造技术

本发明专利技术得到一种能够在不增加制造成本情况下将横型晶体管和纵型二极管集成在一个基板上的单片集成电路。基板（1）具有二极管区域和晶体管区域。在二极管区域和晶体管区域，在基板（1）上依次设置有n-型GaN肖特基层（3）以及n+型GaN欧姆层（4）。AlGaN电子供给层（6）以及GaN电子行进层不设置在二极管区域，在晶体管区域设置在n+型GaN欧姆层（4）上。在二极管区域设置有与n-型GaN肖特基层（3）连接的阳极电极（12）和与n+型GaN欧姆层（4）连接的阴极电极（10）。在AlGaN电子供给层（6）上设置有源极电极（7）、栅极电极（8）以及漏极电极（9）。

【技术实现步骤摘要】

本专利技术涉及在一个基板上集成了晶体管和二极管的单片集成电路。
技术介绍
近年来，使用了氮化物半导体的晶体管的研究开发盛行，被应用于高输出放大器或低噪音放大器等。如果接收电路的低噪音放大器使用氮化物半导体，则能够提高输入功率耐受性，所以，不需要在低噪音放大器的前级配置的绝缘体。在低噪音放大器的后级连接有下变频用的变频器（mixer）。在被广泛应用的直接变频方式的变频器的情况下，变频器的噪音指数起因于所使用的元件的低频噪音。变频器的元件常用二极管，但是，为了抑制低频噪音，优选以同质结构成并且不在表面流过电流的纵型二极管。现有技术文献专利文献专利文献1：日本特开2005-26242号公报。在以往的单片集成电路中，二极管是通过将晶体管的源极和漏极短路而形成的，容易与横型晶体管集成在一个基板上。但是，能够降低低频噪音的纵型二极管与横型晶体管集成在一个基板上是困难的。此外，还提出了在晶体管的层之上隔着分离层而设置有二极管的层的装置（例如，参照专利文献1）。在该装置中追加了分离层，并且还必须与晶体管的层不同地形成二极管的层，所以存在制造成本增加这样的问题。
技术实现思路
本专利技术是为了解决上述课题而提出的，其目的在于得到一种能够在不增加制造成本的情况下将横型晶体管和纵型二极管集成在一个基板上的单片集成电路。本专利技术提供一种单片集成电路，其特征在于，具有：基板，具有二极管区域和晶体管区域；第一半导体层，在所述二极管区域和所述晶体管区域设置在所述基板上；第二半导体层，在所述二极管区域和所述晶体管区域设置在所述第一半导体层上；第三半导体层，不设置在所述二极管区域，在所述晶体管区域设置在所述第二半导体层上；第一电极，设置在所述二极管区域，与所述第一半导体层连接；第二电极，设置在所述二极管区域，与所述第二半导体层连接；源极电极、栅极电极以及漏极电极，设置在所述第三半导体层上。根据本专利技术，能够在不增加制造成本的情况下将横型晶体管和纵型二极管集成在一个基板上。附图说明图1是示出本专利技术的实施方式1的单片集成电路的剖面图。图2是示出本专利技术的实施方式2的单片集成电路的剖面图。图3是示出本专利技术的实施方式3的单片集成电路的剖面图。图4是示出本专利技术的实施方式4的单片集成电路的剖面图。图5是示出本专利技术的实施方式5的单片集成电路的剖面图。图6是示出本专利技术的实施方式6的单片集成电路的剖面图。图7是示出本专利技术的实施方式7的单片集成电路的剖面图。图8是示出本专利技术的实施方式8的单片集成电路的剖面图。图9是示出本专利技术的实施方式9的带变频器的接收电路的图。图10是示出本专利技术的实施方式10的带变容二极管（varactor）的电压控制振荡器的图。图11是示出本专利技术的实施方式11的带变容二极管的放大器的图。图12是示出本专利技术的实施方式12的带倍频器的放大器的图。图13是示出本专利技术的实施方式13的带保护电路的放大器的图。图14是示出本专利技术的实施方式14的开关的图。图15是示出本专利技术的实施方式15的移相器的图。图16是示出本专利技术的实施方式16的带线性化单元（linearizer）的放大器的图。图17是示出本专利技术的实施方式17的逆变器（inverter）的图。具体实施方式参照附图对本专利技术的实施方式的单片集成电路进行说明。对相同或对应的结构要素标注相同的附图标记，并且有时省略重复说明。实施方式1图1是示出本专利技术的实施方式1的单片集成电路的剖面图。基板1具有二极管区域和晶体管区域。在二极管区域和晶体管区域，在基板1上依次设置有缓冲层2、n-型GaN肖特基层3以及n+型GaN欧姆层4。基板1的材料是Si、SiC、GaN、蓝宝石等适于GaN类外延生长的材料。在晶体管区域，在n+型GaN欧姆层4上设置有i型的GaN电子行进层5，在其上设置有i型的AlGaN电子供给层6。在二极管区域，GaN电子行进层5以及AlGaN电子供给层6被刻蚀除去。此外，AlGaN电子行进层5不限于非掺杂，也可以是n型。在AlGaN电子供给层6上设置有源极电极7、栅极电极8以及漏极电极9。在二极管区域，在n+型GaN欧姆层4的上表面设置有阴极电极10。在二极管区域，在基板1设置有通孔11。阳极电极12设置于在通孔11内露出的n-型GaN肖特基层3的下表面，与基板1的背面的背面金属13连接。利用绝缘注入所形成的绝缘层14将二极管区域的n-型GaN肖特基层3以及n+型GaN欧姆层4和晶体管区域的n-型GaN肖特基层3以及n+型GaN欧姆层4绝缘分离。在本实施方式中，n+型GaN欧姆层4和n-型GaN肖特基层3被晶体管和二极管共用。因此，不需要形成与晶体管的层不同的二极管的层。因此，能够在不增加制造成本的情况下将横型晶体管和纵型二极管集成在一个基板上。由于AlGaN电子供给层6具有比GaN电子行进层5宽的带隙，所以，二维电子气分布在GaN电子行进层5和AlGaN电子供给层6的界面附近区域。因此，作为晶体管，构成将高迁移率的二维电子气（2DEG）作为沟道的HEMT(High Electron Mobility Transistor：高电子迁移率晶体管)。此外，由n+型GaN欧姆层4、n-型GaN肖特基层3、阳极电极12以及阴极电极10构成肖特基势垒二极管。由于n+型GaN欧姆层4具有比n-型GaN肖特基层3高的杂质浓度，所以，寄生电阻下降。并且，通过寄生电阻下降，从而也能够降低低频噪音。此外，肖特基接合部的接合电容由于低浓度杂质的n-型GaN肖特基层3而下降，所以，二极管的截止频率变高。此外，经由通孔11将背面金属13和阳极电极12直接连接，由此，阳极电极12和GND之间的电感成分降低。因此，在将二极管应用于变频器的情况下，变频器的高频特性被改善。实施方式2图2是示出本专利技术的实施方式2的单片集成电路的剖面图。在晶体管区域，在n+型GaN欧姆层4和GaN电子行进层5之间设置有p型GaN层15。由于该p型GaN层15成为电子的势垒，所以，能够减少从二维电子气通过n+型GaN欧姆层4向基板1侧泄漏的电流。实施方式3图3是示出本专利技术的实施方式3的单片集成电路的剖面图。在实施方式1中，存在二维电子气经由n+型GaN欧姆层4向基板1泄漏的可能性。因此，在本实施方式中，使用n-型AlGaN肖特基层16以及n+型AlGaN欧姆层17来代替实施方式1的n-型GaN肖特基层3以及n+型GaN欧姆层4。由于n-型AlGaN肖特基层16以及n+型AlGaN欧姆层17具有比GaN电子行进层5宽的带隙，所以，作为从二维电子气向基板1侧泄漏的电子的势垒进行工作。此外，由于在n+型AlGaN欧姆层17和GaN电子行进层5的界面也形成有二维电子气，所以，晶体管的最大漏极电流提高，晶体管的输出被改善。实施方式4图4是示出本专利技术的实施方式4的单片集成电路的剖面图。代替本文档来自技高网...

【技术保护点】
一种单片集成电路，其特征在于，具有：基板，具有二极管区域和晶体管区域；第一半导体层，在所述二极管区域和所述晶体管区域设置在所述基板上；第二半导体层，在所述二极管区域和所述晶体管区域设置在所述第一半导体层上；第三半导体层，不设置在所述二极管区域，在所述晶体管区域设置在所述第二半导体层上；第一电极，设置在所述二极管区域，与所述第一半导体层连接；第二电极，设置在所述二极管区域，与所述第二半导体层连接；源极电极、栅极电极以及漏极电极，设置在所述第三半导体层上。

【技术特征摘要】
2012.10.26 JP 2012-2368461.一种单片集成电路，其特征在于，具有：
基板，具有二极管区域和晶体管区域；
第一半导体层，在所述二极管区域和所述晶体管区域设置在所述基板上；
第二半导体层，在所述二极管区域和所述晶体管区域设置在所述第一半导体层上；
第三半导体层，不设置在所述二极管区域，在所述晶体管区域设置在所述第二半导体层上；
第一电极，设置在所述二极管区域，与所述第一半导体层连接；
第二电极，设置在所述二极管区域，与所述第二半导体层连接；
源极电极、栅极电极以及漏极电极，设置在所述第三半导体层上。
2.如权利要求1所述的单片集成电路，其特征在于，
所述基板在所述二极管区域具有通孔，
所述第一电极设置于在所述通孔内露出的所述第一半导体层的下表面。
3.如权利要求1所述的单片集成电路，其特征在于，
在所述二极管区域，在所述第二半导体层的一部分被除去的部分，所述第一电极设置于所述第一半导体层的上表面。
4.如权利要求1～3的任意一项所述的单片集成电路，其特征在于，
所述第三半导体层具有：i型的电子行进层；电子供给层，设置在所述电子行进层之上，具有比所述电子行进层宽的带隙。
5.如权利要求4所述的单片集成电路，其特征在于，
还具有：p型半导体层，在所述晶体管区域，设置在所述第二半导体层和所述电子行进层之间。
6.如权利要求4所述的单片集成电路，其特...

【专利技术属性】
技术研发人员：金谷康，
申请(专利权)人：三菱电机株式会社，
类型：发明
国别省市：日本;JP